CY2SSTU32866
引脚德网络nition
（续）
引脚名称
RESET＃
G2
引脚数
(C0 = 0, C1 = 0)
引脚数
(C0 = 0, C1 = 1)
G2
引脚数
(C0 = 1, C1 = 1)
G2
描述
异步复位 - 复位寄存器和
禁用Vref的数据和时钟的差分输入
接收机
芯片选择 - 禁用D1 -D24当两个企业社会责任＃
和DCS ＃高（ V
DD
)
芯片选择 - 禁用D1 -D24当两个企业社会责任＃
和DCS ＃高（ V
DD
)
数据输入 - 在主频上的交叉点
CK和CK ＃
数据输入 - 在主频上的交叉点
CK和CK ＃
数据输入 - 在主频上的交叉点
CK和CK ＃
CSR ＃
DCS ＃
D1
D2-3
D4
D5, 6, 8, 9,
10
D11
D12, 13
D14
D15-25
DODT
DCKE
Q1A
Q2A-3A
Q4A
J2
H2
J2
H2
J2
H2
A1
B1，C1
B1，C1
B1，C1
D1
的E1 ，F1， K1 ，L1， M1
N1
P1 ， R1
T1
B 2， C 2， E 2 ，F 2 ， K 2 ，L 2，
M 2 ，N 2， P 2， R 2， T 2
D1
A1
E1 ， F1 ， K1 ， L1 ， M1 E1 ， F1 ， K1 ， L1 ， M1数据输入 - 在主频上的交叉点
CK和CK ＃
N1
P1 ， R1
T1
P1 ， R1
数据输入 - 在主频上的交叉点
CK和CK ＃
数据输入 - 在主频上的交叉点
CK和CK ＃
数据输入 - 在主频上的交叉点
CK和CK ＃
数据输入 - 在主频上的交叉点
CK和CK ＃
D1
A1
N1
T1
A5
该寄存器位的输出不会
暂停由DCS ＃和CSR ＃控制
该寄存器位的输出不会
暂停由DCS ＃和CSR ＃控制
这是由DCS ＃暂停数据输出
和CSR ＃控制
这是由DCS ＃暂停数据输出
和CSR ＃控制
这是由DCS ＃暂停数据输出
和CSR ＃控制
B5，C5
B5，C5
B5，C5
D5
Q5A ，6A ，8A， E5 ，F5， K5 ，L5 M5
9A, 10A
Q11A
Q14A
Q1B
Q2B-3B
Q4B
Q5B ，6B ，8B，
9B, 10B,
Q11B
N5
T5
Q12A ， Q13A P5 ， R5
E5 ，F5， K5 ，L5 M5 E5 ，F5， K5 ，L5 M5的数据正在由DCS ＃悬浮输出
和CSR ＃控制
N5
P5 ， R5
T5
A6
B6 ， C6
B6 ， C6
D6
P5 ， R5
这是由DCS ＃暂停数据输出
和CSR ＃控制
这是由DCS ＃暂停数据输出
和CSR ＃控制
这是由DCS ＃暂停数据输出
和CSR ＃控制
这是由DCS ＃暂停数据输出
和CSR ＃控制
E6 ，F6， K6 ，L6， M6的E6 ，F6， K6 ，L6， M6的数据正在由DCS ＃悬浮输出
和CSR ＃控制
N6
这是由DCS ＃暂停数据输出
和CSR ＃控制
1.0版， 2006年11月25日
第24 3
SPECTRALINEAR [ SPECTRALINEAR INC ]
