欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY2SSTV857ZXI-32T 参数 Datasheet PDF下载

CY2SSTV857ZXI-32T图片预览
型号: CY2SSTV857ZXI-32T
PDF下载: 下载PDF文件 查看货源
内容描述: 差分时钟缓冲器/驱动器DDR400 / PC3200兼容 [Differential Clock Buffer/Driver DDR400/PC3200-Compliant]
分类和应用: 驱动器逻辑集成电路电视光电二极管双倍数据速率PC时钟
文件页数/大小: 8 页 / 109 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY2SSTV857ZXI-32T的Datasheet PDF文件第1页浏览型号CY2SSTV857ZXI-32T的Datasheet PDF文件第2页浏览型号CY2SSTV857ZXI-32T的Datasheet PDF文件第4页浏览型号CY2SSTV857ZXI-32T的Datasheet PDF文件第5页浏览型号CY2SSTV857ZXI-32T的Datasheet PDF文件第6页浏览型号CY2SSTV857ZXI-32T的Datasheet PDF文件第7页浏览型号CY2SSTV857ZXI-32T的Datasheet PDF文件第8页  
CY2SSTV857-32
零延迟缓冲器
当用作零延迟缓冲器的CY2SSTV857-32会
很可能是在嵌套时钟树的应用程序。对于这些应用
中,请在CY2SSTV857-32提供差分时钟输入对
作为PLL的参考。该CY2SSTV857-32那么可以锁定
引用并翻译接近零延迟低偏移
输出。对于正常操作,外部反馈输入,
FBIN ,被连接到所述反馈输出, FBOUT 。通过
反馈输出连接到反馈输入的
通过该装置的传播延迟被消除。该PLL
工作,以便与输入的基准边的输出边缘
由此产生一个接近零的延迟。参考频率
将影响静态相位PLL的偏移量,从而相对
输入和输出之间的延迟。
表1.功能表
输入
AVDD
GND
GND
X
X
2.6V
2.6V
2.6V
PD #
H
H
L
L
H
H
H
CLK
L
H
L
H
L
H
< 20兆赫
CLK #
H
L
H
L
H
L
< 20兆赫
Y
L
H
Z
Z
L
H
高阻
Y#
H
L
Z
Z
H
L
高阻
输出
FBOUT
L
H
Z
Z
L
H
高阻
FBOUT #
H
L
Z
Z
H
L
高阻
PLL
旁路/关
旁路/关
关闭
关闭
On
On
关闭
当VDDA绑低, PLL被关闭,
绕过用于测试目的。
电源管理
输出使CY2SSTV857-32的/禁用控制允许
用户实施的功率管理方案进
设计。输出三态/禁用当PD #是
置为低电平(见
表1)。
CLKIN
FBIN
t
(相位误差)
FBOUT
Yx
t
SK ( O)
Yx
Yx
t
SK ( O)
图1.相位误差和偏移波形
1.0版, 2006年11月21日
第3页8