SL15316
CL = 15pF的, 20〜80%的VDD
输出上升/下降时间
输出上升/下降时间
周期到周期抖动
tr/f6
tr/f7
CCJ1
可编程, VDD = 3.3V ,
CL = 15pF的, 20〜80%的VDD
可编程, VDD = 3.3V ,
CL = 15pF的, 20〜80%的VDD
FIN = 25MHz的时钟,所有5个时钟
为66MHz , +/- 1.0 %的利差。
CL = 10pF的, VDD = VDDO1 / 2 = 3.3V
FIN = 25MHz的时钟,所有5个时钟
频率为166MHz , +/- 1.0 %的利差。
CL = 10pF的, VDD = VDDO1 / 2 = 3.3V
从PD #时间下降沿为Hi -Z
在输出(异步)
从PD #时间上升沿有效。
频率输出
(异步)
从OE下降沿为Hi -Z时
输出(异步)
从OE下降沿为Hi -Z时
输出(异步)
中心的传播,所有的编程
SSCLKs
流传下来,所有的编程
SSCLKs
编程的传播变异%
可编程, 31.5千赫标准
时间VDD达到最小
指定的值和单片
电源斜坡
-
-
-
0.65
0.50
待定
-
-
待定
ns
ns
ps
周期到周期抖动
CCJ2
-
待定
待定
ps
掉电时
开机时间
(晶振或时钟)
输出使能时间
输出禁止时间
价差百分比范围
价差百分比范围
价差百分比变化
调制频率
电源斜坡
时间
tPD的
TPU
-
-
150
3.5
350
5.0
ns
ms
TOE
TOD
SPR-1
SPR-2
ΔSS%
FMOD
TPSR
-
-
+/-0.125
-5.0
-20
25
-
180
180
-
-
-
31.5
-
450
450
+/-2.5
-0.25
20
120
12
ns
ns
%
%
%
千赫
ms
1.0版, 2008年8月7日
第9页12