SL2304NZ
开关电气特性（ I级和VDD = 3.3V - 续）
除非另有说明， VDD = 3.3V +/- 10 ％ ， CL = 15pF的和环境温度范围-40至+ 85°C
输出下降时间
CLKIN高或低的时间
tf
THL
CL = 25PF ，在测量0.8V至2.0V
CLKIN = 66MHz的， CL = 15pF的
CLKIN = 140MHz时， CL = 15pF的
输出到输出偏斜
部分部分歪斜
SKW1
SKW2
测量VDD / 2和
输出同样装
测量VDD / 2和
输出同样装
测量VDD / 2至CLKIN
输出时钟的上升沿和输出
同样装
CLKIN = 66MHz的和CL = 0 （无负载）
CLKIN =为133MHz和CL = 0 （无负载）
–
5
2
–
–
–
–
–
50
90
1.6
–
–
100
200
ns
ns
ns
ps
ps
传播延迟时间
周期到周期抖动
周期到周期抖动
太平洋夏令时
CCJ1
CCJ2
–
–
–
3.2
70
50
4.0
140
100
ns
ps
ps
外部元件&设计注意事项
典型应用原理图
意见和建议
去耦电容：
0.1 F A去耦电容必须VDD和VSS引脚之间使用。将
电容在PCB上尽可能靠近VDD引脚放置的元件侧。 PCB走线到VDD引脚和
到GND通过应保持尽可能的短。去耦电容和VDD之间不要使用过孔
引脚。
系列终端电阻：
一系列的终端电阻，建议如果输出之间的距离
clocks and the load is over 1 �½ inch. Place the series termination resistors as close to the clock outputs as possible.
REV 1.3 ， 2007年5月16日
第7页共9
SPECTRALINEAR [ SPECTRALINEAR INC ]
