SL23EP05
概述
高和低驱动器产品选项
该SL23EP05是一个低偏移，低抖动的零延迟缓冲器，该SL23EP05提供高驱动器“ -1H”和制定标准
非常低的工作电流。
驱动器“-1”的选项。这些驱动器选项使用户能够
该产品包括用于控制负载的水平，频率范围和EMI控制片上高性能PLL 。请参阅
锁定到输入的参考时钟，产生的五（5 ）对于细节的交流电表。
输出的时钟驱动器跟踪输入参考时钟
系统要求时钟分配。
歪斜和零延迟
除了CLKOUT的是，用于为内部PLL反馈
所有输出应该推动类似的负载，以实现输出用于─
有四个（4）输出单个银行，使
输出偏移和输入 - 输出规格在AC给出
总的可用输出时钟的数目，以五（5） 。
电子表。但是，输入之间的零延迟和
输入和输出频率范围
输出可通过改变CLKOUT的负载来调节
相对于A组和B的时钟，因为CLKOUT是
输入和输出频率范围是相同的。但是，它
反馈到PLL。
依赖于如在下面给出的VDD和驱动电平
表1中。
Vdd的（V）的
3.3
3.3
2.5
2.5
DRIVE
高
性病
高
性病
敏（兆赫）最大（兆赫）
10
10
10
10
220
167
200
133
电源电压范围（ VDD ）
该SL23EP05被设计成宽电源来操作
范围从2.250V （最小值）至3.360V （最大） 。这款电源
范围符合3.3V +/- 10 ％和2.5V +/- 10 ％标准
在大多数系统中使用的电源要求。内部
片上稳压器用于提供恒定的PLL
1.8V的电源，导致一个一致和稳定的PLL
中的歪斜，抖动和功率方面的电气性能
耗散。联系SLI的1.8V电源版本ZDB
所谓SL23EPL05 。
表1.输入/输出频率范围
如果输入时钟频率为DC （0至VDD ） ，此检测
由一个输入频率检测电路和所有五个（5）的时钟
输出被强制为Hi -Z 。 PLL被关闭，以节省
力。在这种关机状态下，产品功耗低于
10 A的电源电流。
SpreadThru
™
特征
如果一个扩频时钟（SSC）被用作一个
输入时钟，则SL23EP05被设计为通过调制
从其基准输入扩频时钟（ SSC）的信号
到输出时钟。在相同的传播特性
输入通过PLL和司机没有任何传递
退化价差百分比（％ ） ，传播形象和
调制频率。
1.0版， 2007年5月21日
第11 3
SPECTRALINEAR [ SPECTRALINEAR INC ]
