W305B
引脚德网络nitions
引脚名称
REF2X/FS3
PIN号
3
针
TYPE
I / O
引脚说明
参考时钟有2个驱动器/频率选择3 。
3.3V 14.318 MHz的时钟
输出。该引脚也可作为选择肩带确定设备的操作
如上述频率
表5 。
晶振输入。
该引脚具有双重功能。它可以被用作一个外部
14.318 MHz的晶振连接或作为外部参考频率输入。
晶振输出。
外部14.318 MHz的晶振输入连接
连接。如果使用外部基准时，该引脚必须悬空。
PCI时钟0 /频率选择0 。
3.3V 33 - MHz的PCI时钟输出。该引脚
也可作为选择表带，以确定设备的工作频率为
在描述
表5 。
PCI时钟1 /频率选择1 。
3.3V 33 - MHz的PCI时钟输出。该引脚
也可作为选择表带，以确定设备的工作频率为
在描述
表5 。
PCI时钟2 /频率选择2 。
3.3V 33 - MHz的PCI时钟输出。该引脚
也可作为选择表带，以确定设备的工作频率为
在描述
表5 。
PCI时钟3至7。
3.3V 33 - MHz的PCI时钟输出。 PCI0 ： 7可以individ-
ually经由SMBus接口关闭。
66 MHz的时钟输出。
3.3V输出时钟。工作频率为
通过FS0控制： 4 （见
表5）。
48MHz.
3.3V 48 - MHz的非扩频输出。
48 - MHz输出/频率选择4 。
3.3V 48 - MHz的非扩频
输出。该引脚也可作为选择表带，以确定设备的操作
如上述频率
表5 。
24或48 MHz输出/选择24或48MHz的。
3.3V 24或48 MHz的非扩展
光谱输出。该引脚也可作为选择带来确定输出
频率24_48MHz输出。
X1
X2
PCI0/FS0
4
5
11
I
O
I / O
PCI1/FS1
12
I / O
PCI2/FS2
13
I / O
PCI3 ： 7
3V66_0:2
48MHz
48MHz/FS4
15, 16, 18, 19, 20
7, 8, 9
22
23
O
O
O
I / O
24_48MHz/SEL24
_48MHz#
RST ＃
24
I / O
30
RESET ＃ 。
开漏RESET ＃输出。
O
（开-D
雨）
O
CPU时钟输出。
时钟输出，用于在主机总线接口。产量
根据FS0的配置频率： 4 。电压摆幅由设置
VDDQ2.
SDRAM时钟输出。
3.3V输出，用于SDRAM和芯片组。操作
频率由FS0控制： 4（见
表5）。
同步APIC时钟输出。
与运行同步时钟输出
PCI时钟输出。电压摆幅由VDDQ2设置。
数据引脚SMBus的电路。
时钟引脚SMBus的电路。
3.3V电源连接。
电源的输出SDRAM缓存， PCI输出
缓冲器中，参考输出缓冲器和48 -MHz的输出缓冲器。连接到3.3V 。
2.5V电源连接。
电源的APIC和CPU输出缓冲器。
连接到2.5V 。
接地连接。
连接所有接地引脚到公共系统地
平面。
CPU0 ： 1
52, 51
SDRAM0 ：12，
49, 48, 47, 44,
43, 42, 41, 38,
37, 36, 35, 32, 31
55
26
29
2, 6, 17, 25, 28,
34, 40, 46
53, 56
1, 10, 14, 21, 27,
33, 39, 45, 50, 54
O
O
I / O
I
P
P
G
APIC
SDATA
SCLK
VDDQ3
VDDQ2
GND
1.0版， 2006年11月20日
第20页2
SPECTRALINEAR [ SPECTRALINEAR INC ]
