TMS320LF2407, TMS320LF2406, TMS320LF2402
DSP CONTROLLERS
SPRS094I − APRIL 1999 − REVISED SEPTEMBER 2003
functional block diagram of the 2407 DSP controller
PLLF
PLLVCCA
XINT1/IOPA2
RS
CLKOUT/IOPE0
TMS2
BIO/IOPC1
MP/MC
BOOT_EN/XF
C2xx
DSP
Core
DARAM (B1)
256 Words
10-Bit ADC
(With Twin
Autosequencer)
DARAM (B2)
32 Words
DARAM (B0)
256 Words
PLLF2
PLL Clock
XTAL1/CLKIN
XTAL2
ADCIN00−ADCIN07
ADCIN08−ADCIN15
VCCA
VSSA
VREFHI
VREFLO
XINT2/ADCSOC/IOPD0
SCI
SCITXD/IOPA0
SCIRXD/IOPA1
SPISIMO/IOPC2
SPISOMI/IOPC3
SPICLK/IOPC4
SPISTE/IOPC5
CANTX/IOPC6
CANRX/IOPC7
VDD (3.3 V)
VSS
TP1
TP2
VCCP (5V)
A0−A15
D0−D15
PS, DS, IS
R/W
RD
READY
STRB
WE
ENA_144
VIS_OE
W/R / IOPC0
PDPINTA
CAP1/QEP1/IOPA3
CAP2/QEP2/IOPA4
CAP3/IOPA5
PWM1/IOPA6
PWM2/IOPA7
PWM3/IOPB0
PWM4/IOPB1
PWM5/IOPB2
PWM6/IOPB3
T1PWM/T1CMP/IOPB4
T2PWM/T2CMP/IOPB5
TDIRA/IOPB6
TCLKINA/IOPB7
Indicates optional modules.
The memory size and peripheral selection of these modules change for different 240x devices. See Table 1 for device-spe-
cific details.
6
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
È È È È È È È ÈÈÈÈÈÈ
È
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
È È È È È È È ÈÈÈÈÈÈ
È
È È È È È È È ÈÈÈÈÈÈ
È
È
È È È È È È È ÈÈÈÈÈÈ
È
È È È È È È È ÈÈÈÈÈÈ
ÈÈÈÈÈÈÈ
È È È È È È È ÈÈÈÈÈÈ
È
ÈÈÈÈÈÈÈ
SARAM (2K Words)
SPI
Flash
(32K Words:
4K/12K/12K/4K)
CAN
WD
Digital I/O
(Shared With Other
Pins)
External Memory
Interface
JTAG Port
Event Manager A
Event Manager B
D
3
×
Capture Input
D
6
×
Compare/PWM
Output
D
2
×
GP Timers/PWM
D
3
×
Capture Input
D
6
×
Compare/PWM
Output
D
2
×
GP Timers/PWM
POST OFFICE BOX 1443
Port A(0−7) IOPA[0:7]
Port B(0−7) IOPB[0:7]
Port C(0−7) IOPC[0:7]
Port D(0) IOPD[0]
Port E(0−7) IOPE[0:7]
Port F(0−6) IOPF[0:6]
TRST
TDO
TDI
TMS
TCK
EMU0
EMU1
PDPINTB
CAP4/QEP3/IOPE7
CAP5/QEP4/IOPF0
CAP6/IOPF1
PWM7/IOPE1
PWM8/IOPE2
PWM9/IOPE3
PWM10/IOPE4
PWM11/IOPE5
PWM12/IOPE6
T3PWM/T3CMP/IOPF2
T4PWM/T4CMP/IOPF3
TDIRB/IOPF4
TCLKINB/IOPF5
ÈÈÈ
ÈÈÈ
ÈÈÈ
•
HOUSTON, TEXAS 77251−1443
TI [ TEXAS INSTRUMENTS ]
