功能概述
3.5.2并行端口
在5509A的并行端口由14（ LQFP ）或21 （ BGA）的地址信号， 16个数据信号，以及15的
控制信号。它的14位地址，允许它访问外部存储器时， 16K （ LQFP ）或2M字节
使用异步SRAM接口。另一方面， SDRAM接口可以访问整个
对16M字节的外部存储空间。并行总线支持四种不同的模式：
•
•
全EMIF模式：
在EMIF与它的14 （ LQFP ）或21地址信号， 16位数据信号，并控制15
信号路由到相应的外部并行总线地址，数据和控制信号。
数据EMIF模式：
其16个数据信号，和15的控制信号将EMIF路由到相应的
外部并行总线的数据和控制信号。在图14（ LQFP ）或16（ BGA）的地址总线信号可以是
作为通用I /只O信号。
非复用HPI模式：
HPI的启用其14地址信号， 16位数据信号，
路由到相应的地址，数据和控制外部并行信号8的控制信号
总线。此外，外部并行总线7控制信号被用作通用I / O引脚。
HPI复用方式：
HPI的使能路由到其16个数据信号和10个控制信号
外部并行总线。此外，外部并行总线的5个控制信号作为通用
I / O 。外部并行端口的14 （ LQFP ）或16 （ BGA ）地址信号被用作通用I / O 。
表3-6 。 TMS320VC5509A并行端口信号路由
引脚信号
数据EMIF （00）
†
全EMIF （ 01 ）
†
地址总线
A’[0]
A[0]
A[13:1]
A[15:14]
A[20:16]
‡
D[15:0]
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
C13
不适用
GPIO.A [ 0 ] （ LQFP ）
GPIO.A [0]（ BGA）的
GPIO.A [13 ： 1 ] （ LQFP ）
GPIO.A [13： 1]（ BGA）的
GPIO.A [ 15:14] （ BGA ）
不适用
EMIF.D [15 ：0]的
EMIF.ARE
EMIF.AOE
EMIF.AWE
EMIF.ARDY
EMIF.CE0
EMIF.CE1
EMIF.CE2
EMIF.CE3
EMIF.BE0
EMIF.BE1
EMIF.SDRAS
EMIF.SDCAS
EMIF.SDWE
EMIF.SDA10
EMIF.A [13 ： 1 ] （ LQFP ）
EMIF.A [13： 1]（ BGA）的
EMIF.A [ 15:14] （ BGA ）
EMIF.A [ 20:16 ] （ BGA ）
数据总线
EMIF.D [15 ：0]的
控制总线
EMIF.ARE
EMIF.AOE
EMIF.AWE
EMIF.ARDY
EMIF.CE0
EMIF.CE1
EMIF.CE2
EMIF.CE3
EMIF.BE0
EMIF.BE1
EMIF.SDRAS
EMIF.SDCAS
EMIF.SDWE
EMIF.SDA10
GPIO8
HPI.HINT
HPI.HR/W
HPI.HRDY
GPIO9
GPIO10
HPI.HCNTL0
GPIO11
HPI.HBE0
HPI.HBE1
GPIO12
HPI.HCS
HPI.HDS1
GPIO13
GPIO8
HPI.HINT
HPI.HR/W
HPI.HRDY
GPIO9
GPIO10
HPI.HCNTL0
HPI.HCNTL1
HPI.HBE0
HPI.HBE1
HPI.HAS
HPI.HCS
HPI.HDS1
GPIO13
HPI.HD [15 ：0]的
HPI.HD [15 ：0]的
EMIF.A [0]（ BGA）的
EMIF.A [ 0 ] （ LQFP ）
不适用
HPI.HA [ 0 ] （ LQFP ）
HPI.HA [0]（ BGA）的
HPI.HA [13 ： 1 ] （ LQFP ）
HPI.HA [13： 1]（ BGA）的
不适用
不适用
不适用
GPIO.A [ 0 ] （ LQFP ）
GPIO.A [0]（ BGA）的
GPIO.A [13 ： 1 ] （ LQFP ）
GPIO.A [13： 1]（ BGA）的
GPIO.A [ 15:14] （ BGA ）
不适用
非复用的HPI （10）的
†
多重HPI （ 11 ）
†
•
•
C14
EMIF.CLKMEM
EMIF.CLKMEM
HPI.HDS2
HPI.HDS2
†
代表的外部总线选择寄存器并行端口模式位。
‡
BGA封装的[ 20时16 ]总是作为EMIF地址引脚，它们不能被重新配置的其他功能。
42
SPRS205D
2002年11月 - 修订2005年1月
TI [ TEXAS INSTRUMENTS ]
