功能概述
3.7
系统寄存器
系统寄存器（ SYSR ）提供对某些特定于设备的功能控制。该寄存器位于
在端口地址07FDh 。
15
版权所有
8
7
版权所有
3
2
CLKDIV
读/写
0
图例：
R =读取， W =写，
n
=复位后的值
图3-16 。系统寄存器位的位置
表3-17 。系统寄存器位域
位
数
15−3
名字
版权所有
CLKDIV
功能
这些位被保留，不受写入。
CLKOUT分频系数。允许时钟出现在CLKOUT引脚是一个分压后的版本
内部CPU时钟。这个字段不影响PLL的编程。
CLKDIV
CLKDIV
CLKDIV
CLKDIV
CLKDIV
CLKDIV
CLKDIV
CLKDIV
000 = CLKOUT代表CPU时钟的1分
001 = CLKOUT代表了CPU时钟2分
010 = CLKOUT代表CPU时钟4分
011 = CLKOUT代表CPU时钟除以6
100 = CLKOUT代表CPU时钟的8分
101 = CLKOUT代表CPU时钟除以10
110 = CLKOUT代表CPU时钟的12分
111 = CLKOUT代表CPU时钟14分
2−0
3.8
USB时钟生成
USB模块可以从一个模拟锁相环（ APLL ）或数字锁相环的时钟
路（DPLL ） 。该APLL是推荐的USB时钟源由于更好的噪声容限，少
长期抖动比数字锁相环。为了保持向后兼容， DPLL是开机默认的时钟
源为USB模块。
USB
APLL
CLKIN
USB
DPLL
0
1
USB模块时钟
（ 48.0兆赫）
PLLSEL
图3-17 。 USB时钟发生器
2002年11月 - 修订2005年1月
SPRS205D
51
TI [ TEXAS INSTRUMENTS ]
