XC61F
系列
■功能描述
GFunctional
说明（ CMOS输出）
q
当电压低于释放电压（ V
DR
）被施加到所述电压输入端（V
IN
） ，该电压将逐渐下降。
当电压低于检测电压（ V
DF
）被施加到V
IN
，输出（Ⅴ
OUT
）将等于输入在V
IN
.
需要注意的是高impedeance存在于V
OUT
与N沟道开漏配置。如果该引脚被上拉，V
OUT
会
等于上拉电压。
w
当V
IN
低于V
DF
, V
OUT
将等于地电压（V
SS
）的水平（状态检测） 。
注意，这也适用于N沟道漏极开路结构。
e
当V
IN
下降到低于最小工作电压的电平（V
民
）输出将变得不稳定。
由于输出引脚一般拉了N沟道开漏配置，输出将等于拉起
电压。
r
当V
IN
上升的V以上
SS
水平（除了水平高于最低工作电压低） ，V
OUT
将等于V
SS
直到
V
IN
到达V
DR
的水平。
t
虽然V
IN
将上升到一个更高的水平比V
DR
, V
OUT
保持通过延迟电路接地电压电平。
y
继短暂的延迟时间，V
IN
将在V输出
OUT
.
需要注意的是高impedeance存在与N沟道开漏配置和电压将取决于上拉了起来。
注意事项：
1.
2.
V之间的差
DR
和V
DF
表示滞后范围。
传播延迟时间（ TDLY ）表示它需要为V时
IN
出现在V
OUT
一旦所述电压超过
V
DR
的水平。
2
GTiming
图表
■タイミングチャート
输入电压（V
IN
)
y
检测释放电压（V
DR
)
检测电压（V
DF
)
最低工作电压
(
V
民
)
接地电压（V
SS
)
输出电压（V
OUT
)
传播延迟时间（ TDLY ）
接地电压（V
SS
)
q
w
e
r
t
y
163
TOREX [ TOREX SEMICONDUCTOR ]
