P
RELIMINARY
C
USTOMER
P
ROCUREMENT
S
PECIFICATION
1
Z16C32 SL1660 Ø
NLY
IUSC
™
I
NTEGRATED
U
NIVERSAL
S
ERIAL
C
ONTROLLER
概述
该IUSC （集成的通用串行控制器）是一种赎罪
GLE -通道multple协议的数据通信设备
带有片上双通道DMA 。一个高的集成
具有高perfor-高速串行通信信道
曼斯DMA促进更高的数据吞吐量比POS-
sible与分立的串行/ DMA芯片组合。该缓冲的
呃链能力结合类似的特征
字符计数器，帧状态块和缓冲端接
灰在帧的末尾促进尖端缓冲
管理，可以显著降低CPU开销。
该IUSC是软件配置，以满足各种各样的
的串行通信的应用程序。报价为20
兆位/秒时，其快速的数据传输速率和多协议
支持使得它非常适合于当今的动态应用程序
不断变化的规范和不断increas-环境
ING速度。许多可编程特性使
用户调整装置响应于满足系统要求
ments和适应软件，而不是未来的变化
重新设计的硬件。
片上的DMA通道允许高速数据传输
FERS为接收器和发送器。该装置
支持通过DMA和AL-自动状态转移
在DMA控制低点设备初始化。每个DMA
信道可以在少至3 50ns的传输数据字
时钟周期，可以生成地址与兼容
32位， 24位或16位的内存范围。 DMA通道可
工作在任何的四种模式：单缓冲，流水线， AR-
射线链或链接的列表。数组链和linked-
列表模式，减少问题的分割和重新
在信息系统的组装。为了防止在DMA
持有总线控制太久，主控权时间
可以通过计数时钟的绝对数目被限制
周期，总线事务，或两者的数量。
CPU总线接口，是专为与有关的任何使用
常规复用或非复用总线。该装置
包含了各种复杂的内部功能，包括：
荷兰国际集团2波特率发生器，一个数字锁相环，
1
字符计数器和32字节FIFO的两个receiv-
器和发射器。
该IUSC处理异步格式，同步
面向字节的格式（例如， BISYNC ） ，和同步
面向比特的格式，如HDLC 。该器件支持
几乎所有的串行数据传输的应用。
该IUSC可以产生，并且在任何同步的校验CRC
理性模式和编程在检查数据完整性
各种模式。访问的CRC值，使系统
软件重新发送，或根据需要在各种操作它
应用程序。该IUSC也有现代CON-设施
trols 。在应用中不需要这些控件，
调制解调器的控制，可用于一般用途的I / O 。
中断是通过在菊花链层次结构支持
在串行信道和在串行信道和间
DMA 。
支持工具可帮助设计人员有效
编程IUSC 。技术手册描述
所有详细功能介绍本产品规格
并给出了编程过程的提示。该EPM
™
MAN-
UAL （电子编程手册）是一个MS- DOS ，基于磁盘
基于编程初始化工具，配合使用
随着技术手册。另外，还有一些配套应用程序
阳离子笔记和开发板，帮助设计 -
ER在硬件/软件开发。
注意事项：
与之前的前斜线， "分之"所有信号都
低电平有效。例如，B // W（ WORD低有效） ;
/ B / W （字节为低电平有效，只） 。
电源连接遵循传统的描述
如下：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
CP97HHS0100
初步
1-1
ZILOG [ ZILOG, INC. ]
