快速发布采购 管理采购信息

0216004.MXEP

时间:2016-7-1,阅读:148,发布企业:深圳市创芯弘科技有限公司, 资讯类别:会员资讯
公司:
深圳市创芯弘科技有限公司
联系人:
刘星 莫露 杨雪娟 廖美洲 刘财路 洪颖 曹小姐 刘璟航 龙吾秀.....
手机:
13410000176
电话:
13410000176--13410995580
传真:
QQ在线联系474040147 {最低价出售 支持新老客户}
QQ:
474040147 2403652447 和我即时交谈 和我即时交谈
地址:
福田区振兴路101号
摘要:0216004.MXEP

0216004.MXEP代理0216004.MXEP现货供应.
深圳市创芯弘科技有限公司 电话:0755-88377859(20线)
有关咨询0216004.MXEP价格
0216004.MXEP供货情况
0216004.MXEP库存数量
0216004.MXEP规格书
0216004.MXEP产品购买,请联系!


制造商:Littelfuse

产品种类:保险丝管

RoHS:符合RoHS 详细信息

产品:Ceramic Fuse

电流额定值:4 A

保险丝类型:Fast Blow

保险丝大小/组:5 mm x 20 mm

电压额定值 AC:250 V

安装风格:Axial

系列:216

封装:Bulk

主体类型:Cylindrical Leaded

商标:Littelfuse

直径:5.8 mm

指示器型式:Without Indicator

中断额定值:1.5 kA at 250 VAC

长度:22.5 mm

工作温度范围:- 55 C to + 125 C

产品类型:Axial Lead and Cartridge Fuse

电阻:0.025 Ohms

工厂包装数量:1000

端接类型:Axial

类型:Specialty Fuses

单位重量:1.500 g



    【长期采购优质客户可账期】本公司100万条现货库存,所有库存均可在线报价 极速发货, 国外交货最快3-5个工作日,国内当天发货!
   

深圳市创芯弘科技有限公司
深圳市创芯弘技术有限公司
创芯弘国际(香港)有限公司
座机:0755-88377859(20线)
Uni-曹小姐   Q Q在线报价:474040147    Mobile:13410995580
Uni-刘财路   Q Q在线报价:2403652447   Mobile:13410000176
深圳地址:深圳市福田区振兴路101号华匀大厦2栋5楼
香港地址:九龙旺角西洋菜南街160-162号恒安大厦1807.
===================================================

创芯弘科技连续两年荣获“电子元器件行业十大金牌优质供应商



莱迪思半导体公司(NASDAQ: LSCC),客制化智能互连解决方案市场的领先供应商,今日宣布推出Lattice Diamond®、iCEcube2™和ispLEVER®Classic设计工具套件的最新版本。此次针对多款设计工具的升级再一次证明莱迪思半导体公司致力于为用户提供业界领先的低功耗、小尺寸和低成本的FPGA。

莱迪思软件市场部总监Mike Kendrick表示:“莱迪思不断突破自我,保持在FPGA设计领域的领先优势。本次发布的升级可确保用户能够使用最新的软件设计工具套件,在多变的设计大环境下始终站在创新的最前沿。”

Lattice Diamond 3.5版本

Lattice Diamond设计软件是一套完整的FPGA设计工具套件,具备易于使用的界面、高效的设计流程、卓越的设计探索等特性。本次发布的升级使得用户能够使用标准许可证支持ECP5™ FPGA。Lattice Diamond免费许可证支持不带有SERDES的ECP5U器件,Lattice Diamond订阅许可证支持带有SERDES的ECP5UM器件。此外,针对ECP5产品系列的数据升级为用户提供了更高的性能。

莱迪思综合引擎(LSE),包含在莱迪思LatticeDiamond设计工具套件内,现已支持ECP5、LatticeECP3™、LatticeECP2™、LatticeECP2M™、LatticeXP2™、MachXO3L™、MachXO2™和MachXO™ FPGA产品系列。用户现可选择综合工具,以便在进行各类器件设计时尽可能获得最高的性能和最低的功耗。

iCEcube2 2015.04版本

iCEcube2设计软件为用户提供易于使用的设计工具,以满足对于成本、功耗和产品上市时间的要求。iCEcube2 2015.04版本使用标准许可证即可支持iCE40 Ultra™和iCE40 UltraLite™器件,使得移动消费电子和工业手持设备制造商能够更方便快速地实现关键的产品差异化特性。

ispLEVER Classic 2.0版本

针对ispLEVERClassic软件的升级为使用LatticeispMach® 4000 CPLD的用户提供了综合工具选择。莱迪思综合引擎(LSE)现与Synopsys®SynplifyPro®综合工具一起包含在该套件内。用户能够方便地在实现设计时切换综合工具,尽可能获得最高的性能和最低的功耗。

Altera公司(Nasdaq: ALTR)今天发布其Stratix® 10 FPGA和SoC体系结构和产品细节,这一下一代高端可编程逻辑器件在性能、集成度、密度和安全特性方面实现全面突破,势必将云时代的网络通信技术推向又一个巅峰。

Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex™ FPGA架构,由Intel® 14 nm三栅极工艺技术制造,内核性能是前一代FPGA的2倍。业界性能最好、密度最高、具有先进的嵌入式处理功能的FPGA与GPU级别浮点计算性能和异构3D SiP集成特性相结合,支持Altera客户解决下一代通信、数据中心、雷达系统、物联网基础设施和高性能计算系统中所遇到的设计挑战。

Altera市场资深副总裁Danny Biran评论说:“我们的Stratix 10 FPGA和SoC所具有的功能在业界是无与伦比的。Stratix 10 FPGA和SoC支持客户采用FPGA以前无法想象的创新方式来设计其系统。”

HyperFlex体系结构的“寄存器无处不在”方法

Stratix 10 FPGA和SoC是第一款采用公司的HyperFlex新体系结构的Altera器件,这是FPGA业界十多年来最显著的架构体系结构创新。HyperFlex体系结构结合Intel 14 nm三栅极工艺的全工艺节点优势,内核逻辑频率比竞争对手下一代高端FPGA高2倍。

HyperFlex体系结构在所有内核互联布线段上引入了寄存器,使得Stratix 10 FPGA和SoC能够受益于成熟可靠的性能增强设计方法,例如寄存器重新定时、流水线和其他设计优化方法。这些设计方法在传统的FPGA体系结构中是不可能实现的。HyperFlex体系结构帮助设计人员避免了关键通路和布线延时,其设计能够迅速达到时序收敛。内核逻辑性能提高2倍后,不需要很宽的数据通路,也不需要由于时钟偏移导致的特殊设计结构,极大的提高了器件利用率,降低了功耗。HyperFlex体系结构支持高性能设计降低逻辑面积要求,功耗从而降低了70%。请访问/hyperflex,了解更详细的信息。

异构3D系统级封装集成的新时代

Stratix 10 FPGA和SoC系列的所有型号都采用了异构3D SiP集成技术高效经济的集成高密度单片FPGA内核架构(高达5.5M逻辑单元)以及其他先进的组件,从而提高了Stratix 10 FPGA和SoC的可扩展性和灵活性。单片内核架构避免了使用多个FPGA管芯来提高密度的竞争同构器件的连接问题。Altera的异构SiP集成技术是通过使用Intel的专用嵌入式多管芯互联桥接(EMIB,Embedded Multi-die Interconnect Bridge)技术实现的,与基于中介层的方法相比,进一步提高了性能,降低了复杂度和成本,增强了信号完整性。

初次发布的Stratix 10器件将使用EMIB来集成高速串行收发器和协议块以及单片内核逻辑。通过异构3D SiP方法实现高速协议和收发器,Altera将能够快速交付Stratix 10器件型号,满足不断发展的市场需求。例如,使用异构3D SiP集成技术为Stratix 10器件提供了途径来实现更高的收发器速率(56 Gbps)、新出现的调制格式(PAM-4)、通信标准(PCIe Gen4、多端口以太网),以及模拟和宽带存储器等其他功能。

所有密度范围的Stratix 10系列型号将会集成64位ARM®四核Cortex®-A53硬核处理器系统(HPS),具有丰富的外设特性,包括系统存储器管理单元、外部存储器控制器,以及高速通信接口等。随着Stratix 10 SoC的推出,Altera是唯一提供高端SoC FPGA的供应商,进一步增强了其业界领先地位。这一通用计算平台具有优异的适应能力、性能、功效、系统集成和设计效能,适用于多种高性能应用。设计人员可以在高性能系统中使用Stratix 10 SoC实现硬件可视化,增加管理和监视功能,例如,加速预处理、远程更新和调试、配置,以及系统性能监视等。

全面的安全功能增强了对设计的保护

在高性能FPGA中,Stratix 10 FPGA和SoC将会具有业界最全面的安全功能。其核心是创新的安全设计管理器(SDM,Secure Design Manager),支持基于扇区的认证和加密、多因素认证和物理不可克隆功能(PUF,physically unclonable function)技术。Altera与Athena集团以及IntrinsicID合作,为Stratix 10 FPGA和SoC提供了世界级加密加速和PUF IP。Stratix 10 FPGA和SoC的多层安全和分区IP保护特性非常优异,这一级别的安全特性使得该器件成为军事、云安全和物联网基础设施应用的理想解决方案。

适用于Stratix 10 FPGA和SoC的Enpirion PowerSoC

Stratix 10 FPGA和SoC由Altera的系列Enpirion PowerSoC电源解决方案提供供电。Enpirion PowerSoC经过优化满足了严格的性能和功率要求,在最小的引脚布局中提高了效率。

业界数百万LE设计能够以最短时间达到时序收敛

Altera的Quartus® II中的Spectra-Q新引擎经过设计发挥了HyperFlex体系结构的性能、功率和面积优势,同时还提高了Stratix 10 FPGA和SoC设计人员的效能,产品能够更迅速面市。Quartus II软件的新功能将编译时间缩短了8倍,提供通用、快速跟踪设计输入和置入式IP集成特性,支持OpenCL和其他高级设计流程,延续了Altera软件的领先优势。关于Spectra-Q引擎的更多信息,请访问/spectraq。

Stratix 10 FPGA和SoC技术规范:

·单片管芯上有5百50万个逻辑单元

·异构3D SiP集成技术结合了具有高速收发器的FPGA架构

·144个收发器的串行带宽是前一代的4倍

·工作在1.5 GHz的64位四核ARM Cortex-A53硬核处理器子系统

·硬核浮点DSP支持单0216004.MXEP精度工作高达10 TFLOPS运算性能

·安全器件管理器:全面的高性能FPGA安全功能

·业界领先的单事件干扰(SEU)探测和消除功能

·从Arria® 10 FPGA和SoC的引脚布局兼容移植途径

·Altera Enpirion电源解决方案提高了功效,节省了电路板面积

·Intel 14 nm三栅极工艺技术

供货信息

客户现在可以使用快速前向编译性能评估工具开始其Stratix 10设计。将于2015年秋天提供Stratix 10 FPGA和SoC工程样片。嵌入式软件开发人员可以采用Mentor Graphics提供的SoC虚拟平台来加速Stratix 10 SoC嵌入式软件的开发。


资讯分类
会员资讯