MT41K256M16HA-125IT:E
日期：2018-3-1
256M16TW.jpg" />
256M16TW 2.jpg" style="float:none;" />
品牌：Micron
型号：MT41K256M16HA-125IT:E
封装：FBGA96
年份：1738+
包装：1020
数量：30600
联系人：Eason
电话：13312991513
qq：1134043964
邮箱：13312991513@163.com
基本数据
Part Number : MTFC4GACAAAM -1M WT
产品线：微米
mtfc4gacaaam 1米重量eMMC
产品特性‧多媒体卡（MMC）和NAND闪存控制器
‧153焊球VFBGA封装和169焊球VFBGA（符合RoHS标准，“绿色包装”）
256M16TW 2.jpg" />
‧VCC：2.7–3.6v
‧VCCQ（双电压）：1.65–1.95v；2.7–3.6v
‧温度范围
256M16TW.jpg" />
产品应用‧电视、莫比尔、OTT、infortaiment
文字介绍微米电子·MMC是一个通信和海量数据存储设备，包括多mediacard（MMC）接口，一个NAND闪存组件，和一个先进的11信号总线控制器，这是符合MMC系统规范。其成本低，体积小，闪存技术的独立性和高数据吞吐量，使·MMC理想的智能手机、数码相机、PDA、MP3等便
256M16TW-107.jpg" />
携式应用。
非易失性的E - MMC提请没有权力，以维持存储的数据，提供高性能跨越广泛的工作温度，并抵御冲击和振动中断。微米级的机密和专有4GB，8GB，：16GB E·MMC
速度等级的数据速率（吨/ S）目标通过TRP CL tRCD（NS）色氨酸（NS）Cl（NS）1071, 2, 3 1866 13.91 13.91 13.91 13-13-131251, 2 1600 13.75 13.75 13.75 11-11-11- 15e1 9-9-9 13.5 13.5 13.5 1333- 187e 7-7-7 13.1 13.1 13.1 1066注：1。向后兼容1066，CL = 7（- 187e）。2。向后兼容1333，CL = 9（- 15E）。三.向后兼容1600，CL = 11（- 107）。
表2：寻址参数1，x 4，512，MEG，x 8，256，MEG，x 16配置128 MEG x 4×8银行64梅格x 8×8银行32梅格x 16×8银行刷新计数8k 8k 8k行地址64k（一个[ 15:0 ]（一）64k [ 15:0 ]（一）32k [ 14 ]）银行地址8（BA [2:0]）8（八[2:0]）8（八[2:0]）列地址2k（一个[ 11 ]，9:0）1k（一个[ 9 ]（一）1k [ 9:0 ]）页面大小1kb 1kb 2kb图1：DDR3L的零件号例如型号：mt41k512m8rh-125：E配置
78球FBGA 9mm X 10.5mm E，J RH78球FBGA D RA 10.5mm X 12mm速度等级TCK = 1.071ns，CL = 13TCK = 1.25ns，CL = 11TCK为1.5ns，CL = 9TCK = 1.87ns，CL = E注：1。并不是所有列出的选项都可以组合来定义一个提供的产品
256M16TW.jpg" />
速度等级的数据速率（吨/ S）目标通过TRP CL tRCD（NS）色氨酸（NS）Cl（NS）1071, 2, 3 1866 13.91 13.91 13.91 13-13-131251, 2 1600 13.75 13.75 13.75 11-11-11- 15e1 9-9-9 13.5 13.5 13.5 1333- 187e 7-7-7 13.1 13.1 13.1 1066注：1。向后兼容1066，CL = 7（- 187e）。2。向后兼容1333，CL = 9（- 15E）。三.向后兼容1600，CL = 11（- 107）。
表2：寻址参数1，x 4，512，MEG，x 8，256，MEG，x 16配置128 MEG x 4×8银行64梅格x 8×8银行32梅格x 16×8银行刷新计数8k 8k 8k行地址64k（一个[ 15:0 ]（一）64k [ 15:0 ]（一）32k [ 14 ]）银行地址8（BA [2:0]）8（八[2:0]）8（八[2:0]）列地址2k（一个[ 11 ]，9:0）1k（一个[ 9 ]（一）1k [ 9:0 ]）页面大小1kb 1kb 2kb图1：DDR3L的零件号例如型号：mt41k512m8rh-125：E配置
78球FBGA 9mm X 10.5mm E，J RH78球FBGA D RA 10.5mm X 12mm速度等级TCK = 1.071ns，CL = 13TCK = 1.25ns，CL = 11TCK为1.5ns，CL = 9TCK = 1.87ns，CL = E注：1。并不是所有列出的选项都可以组合来定义一个提供的产品
256M16TW 2.jpg" />
4GB：X4、X8、X16 DDR3L SDRAM球的分配和描述78球FBGA封装–X4、X8球描述符号类型描述【15:13】，12 / BC #，A11、A10 / AP，一个[ 9 ]输入地址输入：为激活命令和列提供行地址地址和自动预充电位（A10）的读/写命令，选择一个在各自银行内存阵列中的位置。A10采样预充电命令确定预充电是否适用于一个银行。（A10低，银行通过八[2:0]选择）或所有银行（第A10高）。地址也输入在加载模式命令中提供OP代码。地址输入被引用对vrefca。公元前12 / #：当启用的方式登记（MR），A12的采样过程读和写命令，以确定是否爆裂印章（在飞行）将执行（高= BL8或没有爆砍，低= BC4）。参见“事实表”命令DDR3 SDRAM的数据表。八[2:0]输入银行地址输入：八[2:0]定义银行的激活，读，写入或预充电命令正在应用。八[2:0]定义模式登记（MR0，MR1、MR2、或MR3）是负载模式命令中加载。八[2:0]是参照vrefca。CK，CK #输入时钟：CK和CK #是差分时钟输入。所有控制和地址输入信号在CK的正边和负边的交叉处取样。
输出数据选通（DQS，DQS #）是参照长江口岸和CK #。CKE输入时钟使能：CKE使（注册）和禁用（注册低）内存中的内部电路和时钟。已启用的特定电路/残疾人是取决于DDR3 SDRAM配置和操作模式。取低值提供预充电和自动刷新操作（所有银行空闲）或主动电源下降（在任何银行中活动）。CKE是同步的用于断电进入和退出以及自刷新条目。CKE是异步的自刷新出口。输入缓冲区（不包括CK、CK #，CKE，复位#，和ODT）是禁止在断电。输入缓冲区（不包括CKE和复位#）被禁用自我刷新期间。CKE是参照vrefca。CS #输入片选CS #：使（注册低）和禁用（注册）的指令译码器。所有的命令都是蒙面当CS #注册高。CS #提供多秩系统的外部秩选择。CS #考虑部分命令代码。CS #是参照vrefca。、输入输入数据掩码：DM是写入数据的输入掩码信号。输入数据被屏蔽在写入访问期间，DM与输入数据一起进行高采样。虽然DM球只输入，DM加载的设计相匹配的DQ和DQS球。DM是参照vrefdq。DM有一个可选的使用上tdqsX8。ODT输入终结：ODT使（注册高）和禁用（注册低）终端电阻的DDR3 SDRAM的内部。在正常情况下启用操作上，只适用于下列各球：DQ [7:0]，DQS，DQS #，与DM的X8；DQ [3:0]，DQS，DQS #，和DM的X4。ODT输入如果通过加载模式命令禁用。ODT是参照refca。
