快速发布采购 管理采购信息

3V 128M位串行闪存,带双/四SPI和QPI

时间:2019-7-2, 来源:互联网, 文章类别:元器件知识库

Pin描述
SPI芯片选择(/cs)引脚启用和禁用设备操作。当/cs高时,设备为取消选择,串行数据输出(DO或IO0、IO1、IO2、IO3)引脚处于高阻抗。什么时候?取消选择,除非内部擦除、程序或写入状态寄存器周期正在进行中。当/cs变低时,将选择设备,电源消耗将增加到活动级别,指令可以写入设备并从设备读取数据。通电后,/cs必须从高到低转换才能接受新指令。/cs输入必须在加电和断电时跟踪VCC电源水平。如果需要,可以使用/cs销上的上拉电阻器来完成此操作。
串行数据输入、输出和IOS(DI、DO和IO0、IO1、IO2、IO3)W25Q128FV支持标准SPI、双SPI和四SPI操作。标准SPI说明使用单向DI(输入)管脚将指令、地址或数据串行写入设备上的串行时钟(CLK)输入引脚的上升沿。标准SPI还使用单向do(输出)来从CLK下降沿上的设备读取数据或状态。双和四SPI指令使用双向IO引脚串行写入指令、地址或向CLK上升沿的设备发送数据,并从CLK下降沿的设备读取数据或状态。CLK。四SPI指令要求设置状态寄存器2中的非易失性四启用位(QE)当qe=1时,/wp pin变为io2,/hold pin变为io3。
写保护(/wp)pin可用于防止写入状态寄存器。用于结合状态寄存器的块保护(cmp、sec、tb、bp2、bp1和bp0)位和状态寄存器保护(SRP)位、4KB扇区或整个内存阵列的一部分可以是硬件保护。/wp针处于低激活状态。当状态寄存器-2的qe位设置为四输入/输出时,wp pin功能不可用,因为此pin用于io2。四路I/O操作的配置。
hold pin允许在主动选择设备时暂停设备。当/保持低,当/cs低时,do引脚将处于高阻抗,DI和CLK引脚上的信号将被忽略当/保持高位时,设备操作可以恢复。/hold函数可以是当多个设备共享相同的SPI信号时很有用。/HOLD引脚处于低激活状态。当状态寄存器-2的QE位设置为四路I/O,/HOLD管脚功能不可用,因为该管脚用于IO3串行时钟(CLK)SPI串行时钟输入(CLK)引脚为串行输入和输出操作提供定时。(见SPI运营)重置(/reset)reset引脚允许控制器重置设备。对于8针封装,当qe=0时,IO3根据状态寄存器设置,可以将pin配置为a/hold pin或a/reset pin。当qe=1时,/hold或/reset功能不适用于8针配置。在16针SOIC上封装,提供专用/复位引脚,与QE位设置无关。

标准SPI说明
W25Q128FV通过由四个信号组成的SPI兼容总线访问:串行时钟(CLK)、芯片选择(CS)、串行数据输入(DI)和串行数据输出(DO)。标准SPI说明使用DI输入端将指令、地址或数据串行写入设备的上升沿。CLK。DO输出引脚用于从CLK下降沿上的设备读取数据或状态。支持SPI总线运行模式0(0,0)和3(1,1)。模式0和模式3涉及到当SPI总线主设备处于待机状态且数据为未传输到串行闪存。对于模式0,下降时CLK信号通常较低,并且/cs的上升边缘。对于模式3,CLK信号通常在/cs的下降和上升边缘高。
双SPI指令当使用诸如“快速读取双输出”之类的指令时,W25Q128FV支持双SPI操作。(3BH)和“快速读取双I/O(BBH)”。这些说明允许数据传输到设备的速率是普通串行闪存设备的两到三倍。双SPI读取指令为非常适合在通电(代码阴影)时快速将代码下载到RAM,或直接从SPI总线(XIP)执行非速度关键代码。当使用双SPI指令时,DI和DO管脚成为双向I/O管脚:IO0和IO1。

四个SPI指令
当使用诸如“快速读取四路输出”之类的指令时,W25Q128FV支持四路SPI操作(6Bh)快速读取四输入/输出(EBH)字读取四输入/输出(E7H)”和“八进制字读取四输入/输出”(e3h)。这些指令允许数据传输到设备或从设备传输到设备的速率是普通串行闪存。四读指令在连续和随机访问传输速率,允许快速代码隐藏到RAM或直接从SPI总线执行(十九)。当使用四个SPI指令时,DI和DO管脚变成双向IO0和IO1,并且/wp和/保持销分别变为io2和io3。四个SPI指令需要非易失性要设置状态寄存器-2中的四元启用位(QE)。
QPI说明
w25q128fv仅在设备切换时支持四外围接口(qpi)操作。使用“enter qpi(38h)”指令从标准/双/四SPI模式切换到QPI模式。典型的SPI协议要求字节长的指令码只能通过8个DI管脚移入设备。串行时钟。QPI模式利用所有四个IO引脚输入指令代码,因此只有两个串行需要时钟。这可以显著降低SPI指令开销并改进系统在XIP环境中的性能。标准/双/四SPI模式和QPI模式是独家配件。只有一个模式可以在任何给定时间处于活动状态。“输入qpi(38h)”和“退出qpi(ffh)”指令用于在这两种模式之间切换。通电或使用“重置(99h)”指令重置软件后,设备的默认状态是标准/双/四SPI模式。要启用qpi模式,非易失性需要设置状态寄存器-2中的四元启用位(QE)。当使用QPI指令时,DI和管脚是否变成双向IO0和IO1,/wp和/hold管脚是否变成IO2和IO3保持功能对于标准SPI和双SPI操作,/保持信号允许W25Q128FV操作在主动选择时暂停(当/cs低)。/hold函数在以下情况下可能有用:SPI数据和时钟信号与其他设备共享。例如,考虑页缓冲区只有在优先级中断需要使用SPI总线时部分写入。在这种情况下,/保持函数可以将指令和数据的状态保存在缓冲区中,以便在公共汽车一有空就停了。/hold功能仅适用于标准SPI和双SPI操作,不在Quad SPI或QPI期间。状态寄存器-2中的四元启用位qe用于确定管脚是否用作/保持管脚或数据I/O管脚。当qe=0(出厂默认值)时,pin为/hold,当qe=1时,管脚将成为I/O管脚,/保持功能不再可用。
要启动A/HOLD条件,必须在/CS低的情况下选择设备。A/HOLD条件将激活ON如果CLK信号已经低,则为/保持信号的下降沿。如果CLK还不低,/在CLK的下一个下降沿之后,保持状态将激活。/hold条件将在如果CLK信号已经低,则显示/保持信号的上升沿。如果CLK尚未降低/保持条件将在CLK的下一个下降沿后终止。在A/HOLD状态下,串行数据输出(do)是高阻抗的,串行数据输入(di)和串行时钟(clk)被忽略。芯片选择(/cs)信号应在/hold操作的整个期间保持活动(低)状态以避免重置设备的内部逻辑状态。

软件复位和硬件/复位销
W25Q128FV可以通过软件重置序列(SPI中的任一序列)重置为初始通电状态。模式或QPI模式。此序列必须包括两个连续的命令:启用重置(66H)&复位(99h)。如果命令序列被成功接受,设备将需要大约30us的时间。(TRST)复位。重置期间不接受任何命令。对于wson-8和tfbga包类型,w25q128fv也可以配置为使用硬件/重置销。状态寄存器3中的hold/rst位是/hold pin功能的配置位,或复位销功能。当hold/rst=0(出厂默认值)时,管脚将充当所述的A/hold管脚。上面;当hold/rst=1时,管脚作为/复位管脚。将/复位销驱动至较低位置至少一段时间。~1us(treset*)将设备重置为初始开机状态。任何正在进行的程序/擦除操作将被中断,并可能发生数据损坏。当/reset低时,设备将不接受任何命令输入。
如果QE位设置为1,则/hold或/reset功能将被禁用,管脚将成为四个管脚之一。数据I/O引脚。
对于SOIC-16包,W25Q128FV除了提供/保持(IO3)外,还提供了一个专用/重置引脚。插脚,如图1b所示。将/reset插脚拉低至少1us(treset*)将复位。设备的初始通电状态。状态寄存器中的hold/rst位或qe位不会影响此专用/复位引脚的功能。硬件/复位引脚在所有输入信号中具有最高优先级。驱动/复位低~1us(treset*)的最短时间将中断任何正在进行的外部/内部操作,无论其他SPI信号的状态(/cs、clk、ios、/wp和/或/hold)。注:虽然更快/重置脉冲(最短几百纳秒)通常会重置设备,但建议至少使用1US,以确保可靠运行。

写保护
使用非易失性内存的应用程序必须考虑噪声和其他可能危及数据完整性的不利系统条件。为了解决这个问题,W25Q128FV提供几种方法来保护数据不受意外写入的影响。
写保护功能
•VCC低于阈值时设备重置
•通电后延时写入禁用
•写入启用/禁用指令和擦除或编程后自动写入禁用
•使用状态寄存器的软件和硬件(/wp pin)写保护
•用于阵列保护的附加单独块/扇区锁
•使用断电指令写入保护
•锁定状态寄存器的写保护,直到下一次通电
•使用状态寄存器的阵列和安全寄存器的一次性程序(OTP)写保护*
通电或断电时,W25Q128FV将在VCC低于VWI的阈值。重置时,所有操作被禁用,无法识别指令。通电期间和VCC电压之后超过了vwi,所有程序和擦除相关指令在tpuw的一个时间延迟内被进一步禁用。这个包括写入启用、页面程序、扇区擦除、块擦除、芯片擦除和写入状态登记指令。注意,芯片选择管脚(/cs)必须在通电时跟踪VCC电源水平,直到达到VCC最小电平和TVL延时,同时还必须在断电时跟踪VCC电源电平,以防止不利的命令序列。如果需要,可使用上拉电阻器/cs完成这一点。
通电后,设备自动处于写禁用状态,状态寄存器写启用闩锁(WEL)设置为0。必须在页面程序、扇区之前发出写启用指令。可接受擦除、块擦除、芯片擦除或写入状态寄存器指令。完成后程序、擦除或写入指令写入启用闩锁(WEL)将自动清除到0的写禁用状态。使用写入状态寄存器指令和设置状态寄存器保护(srp0,srp1)和块保护(cmp,sec,tb,bp[2:0])位。这些设置允许将部分或整个内存数组配置为只读。与…结合使用写保护(/wp)pin,可以在硬件下启用或禁用对状态寄存器的更改。控制。有关更多信息,请参阅状态注册部分。此外,断电指令还提供额外的写保护级别,因为除了释放电源关闭之外,所有指令都被忽略。
说明。
W25Q128FV还提供了另一种使用单独块锁的写保护方法。各64kb块(顶部和底部块除外,共510块),每个4kb扇区顶部/底部块(共32个扇区)配备单独的块锁定位。当锁位为0,可以擦除或编程相应的扇区或块;当锁位设置为1时,擦除或向相应扇区或块发出的程序命令将被忽略。当设备通电后,所有单独的块锁位都将为1,因此整个内存阵列受到保护擦除/编程。必须发出“单个块解锁(39H)”指令以解锁任何特定扇区。或阻止。状态寄存器3中的wps位用于决定应使用哪个写保护方案。什么时候?wps=0(出厂默认值),设备将仅使用cmp、sec、tb、bp[2:0]位来保护数组;当wps=1时,设备将使用单独的块锁进行写保护。

状态和配置寄存器
W25Q128FV提供三个状态和配置寄存器。读取状态寄存器-1/2/3指令可用于提供闪存阵列的可用性状态,无论设备写启用或禁用,写保护状态,四SPI设置,安全寄存器锁定状态,擦除/编程暂停状态、输出驱动器强度、加电和当前地址模式。写状态寄存器指令可用于配置设备写保护功能、四路SPI设置,安全寄存器OTP锁,保持/复位功能,输出驱动器强度和通电地址模式。对状态寄存器的写访问由非易失性状态寄存器保护位的状态控制。(srp0,srp1),写启用指令,在标准/双SPI操作期间,/wp针。
状态寄存器
擦除/写入进行中(忙碌)-仅状态busy是状态寄存器(S0)中的只读位,当设备执行页面程序、四页程序、扇区擦除、块擦除、芯片擦除、写入状态寄存器或擦除/编程安全寄存器指令。在此期间,设备将忽略进一步的指令除了读状态寄存器和擦除/程序暂停指令(见tw、tpp、tse、tbe和交流特性中的TCE)。当程序、擦除或写入状态/安全寄存器指令完成后,忙位将被清除为0状态,表示设备已准备好接受进一步的指令。写入启用闩锁(WEL)-仅状态写启用闩锁(WEL)是状态寄存器(S1)中的一个只读位,在执行写入启用指令。当设备被写禁用时,WEL状态位被清除为0。禁用状态在通电时或在以下任何指令之后出现:写入禁用,第页程序,四页程序,扇区擦除,块擦除,芯片擦除,写入状态寄存器,擦除安全寄存器和程序安全寄存器。

块保护位(bp2、bp1、bp0)-易失性/非易失性可写块保护位(BP2、BP1、BP0)是状态寄存器(S4、S3和s2)提供写保护控制和状态。可以使用写入状态设置块保护位寄存器指令(见交流特性中的tw)。内存数组的全部、全部或部分可以是受程序和擦除指令保护(见状态寄存器内存保护表)。这个块保护位的出厂默认设置为0,没有阵列保护。

擦除/程序暂停状态(SUS)–仅限状态挂起状态位是状态寄存器(s15)中的只读位,在执行擦除/程序暂停(75h)指令。SUS状态位通过擦除/程序恢复清除为0。
(7ah)指令以及断电、通电循环。
安全寄存器锁位(lb3、lb2、lb1)–易失性/非易失性OTP可写安全寄存器锁位(lb3、lb2、lb1)是非易失性一次性程序(otp)位,处于状态。为安全寄存器提供写保护控制和状态的寄存器(s13、s12、s11)。这个LB3-1的默认状态为0,安全寄存器被解锁。可以使用写状态寄存器指令。LB3-1是一次性可编程(OTP),一旦设置为1,则相应的256字节安全寄存器将永久变为只读。
四元启用(QE)–易失性/非易失性可写四元启用(QE)位是状态寄存器(S9)中的非易失性读/写位,它允许四元SPI以及QPI操作。当QE位设置为0状态(出厂默认值)时,/wp pin和/hold是启用。当QE位设置为1时,启用四个IO2和IO3管脚,/wp和/hold功能被禁用。

在发出“enter qpi(38h)”以切换设备之前,QE位必须设置为1。标准/dual/quad spi到qpi,否则命令将被忽略。当设备处于qpi模式时,QE位将保持为1。qpi模式下的“写入状态寄存器”命令不能从警告:如果/wp或/hold销在标准SPI或双SPI操作,QE位不应设置为1。

写保护选择(WPS)–易失性/非易失性可写wps位用于选择应使用哪个写保护方案。当wps=0时,设备将使用cmp、sec、tb、bp[2:0]位的组合来保护内存阵列的特定区域。什么时候?wps=1,该设备将使用单个块锁来保护任何单个扇区或块。这个所有单独的块锁定位的默认值在设备通电或重置后为1。
输出驱动器强度(DRv1、DRv0)–易失性/非易失性可写DRv1和DRv0位用于确定读取操作的输出驱动程序强度。/hold或/reset pin功能(hold/rst)–易失性/非易失性可写hold/rst位用于确定是否应在用于8针软件包的硬件针。当hold/rst=0(出厂默认值)时,管脚充当/hold;当保持/RST=1,销起/复位作用。但是,/hold或/reset功能仅在QE=0。如果QE设置为1,则禁用/hold和/reset功能,管脚将用作专用数据。I/O引脚。
保留位-非功能有一些保留的状态寄存器位可以读出为“0”或“1”。建议忽略这些位的值。在“写状态寄存器”指令期间,保留位可写为“0”,但不会有任何影响。

说明
W25Q128FV的标准/双/四SPI指令集包括45条基本指令通过SPI总线完全控制坠落时发出指令芯片边缘选择(/cs)。时钟进入DI输入的数据的第一个字节提供指令代码。DI输入端的数据首先在时钟的上升沿上进行采样,最高有效位(MSB)。w25q128fv的qpi指令集由32条完全受控的基本指令组成。通过SPI总线指令由芯片的下降沿启动。
选择(/cs)。通过IO[3:0]引脚的第一个数据字节提供指令代码。全部数据在时钟上升沿对四个IO引脚进行采样,首先是最高有效位(MSB)。所有qpi指令、地址、数据和虚拟字节使用所有四个IO插脚传输每个字节的数据每两个串行时钟(CLK)。指令的长度从一个字节到几个字节不等,后面可能跟地址字节、数据。字节、虚拟字节(不关心)以及在某些情况下的组合。使用完成了说明边缘上升沿/cs。
有读取指令都可以在任何时钟位之后完成。但是,所有说明写入、编程或擦除必须在字节边界上完成(在完整的8位之后由/cs驱动)。否则指令将被忽略。此功能进一步保护设备免受意外伤害写入。此外,当存储器正在编程或擦除时,或当状态寄存器在写入时,除读取状态寄存器外的所有指令都将被忽略,直到程序或擦除为止。
循环已完成。

写入状态寄存器-1(01H)、状态寄存器-2(31H)和状态寄存器-3(11H)写状态寄存器指令允许写状态寄存器。可写状态寄存器位包括:srp0、sec、tb、bp[2:0]在状态寄存器-1中;cmp、lb[3:1]、qe、srp1在状态中。寄存器2;在状态寄存器3中保持/重新设置、DRV1、DRV0、WPS和ADP。所有其他状态寄存器位位置是只读的,不会受写状态寄存器指令的影响。lb[3:1]是非易失性OTP位,一旦设置为1,则不能清除为0。要写入非易失性状态寄存器位,标准写入启用(06H)指令之前必须具有已执行以使设备接受写入状态寄存器指令(状态寄存器位WEL必须等于1)。一旦启用写入,则通过驱动/cs low输入指令,发送指令编码“01H/31H/11H”,然后写入状态寄存器数据字节,要写入易失性状态寄存器位,必须为易失性状态寄存器(50h)指令启用写已在写入状态寄存器指令之前执行(状态寄存器位WEL保持为0)。但是,SRP1和LB[3:1]不能从“1”更改为“0”,因为它们的OTP保护位。关闭电源或执行软件/硬件重置时,易失性状态寄存器位值将丢失,并且将恢复非易失性状态寄存器位值。在非易失性状态寄存器写入操作(06h与01h/31h/11h结合)期间,驱动/cs之后高,自定时写入状态寄存器周期将开始一段时间,持续时间为tw。当写入状态寄存器周期正在进行时,读取状态寄存器指令仍可以访问以检查忙位的状态。在写入状态下,忙碌位为1。当循环完成并准备再次接受其他指令时,注册循环和0。之后写入状态寄存器周期已完成,状态寄存器中的写入启用锁存(WEL)位将清除为0。

技术文章分类
相关技术文章