快速发布采购 管理采购信息

4-kbit铁电随机存取存储器

时间:2019-9-11, 来源:互联网, 文章类别:元器件知识库

特征

逻辑上4-kbit铁电随机存取存储器(F-RAM)按512×8组织高耐久性10万亿(1013)读/写121年数据保留期(见数据保留和耐久表)nodelay™写入先进的高可靠性铁电工艺非常快速的串行外围接口(SPI)最高14兆赫频率直接替换串行闪存和EEPROM的硬件支持SPI模式0(0,0)和模式3(1,1)复杂的写保护方案使用写保护(WP)引脚的硬件保护使用写禁用指令的软件保护1/4、1/2或整个阵列的软件块保护低功耗300μA 1 MHz时的有功电流10μA(典型值)在+85℃下的备用电流■电压操作:VDD=4.5 V至5.5 V汽车-E温度:–40°C至+125°C■8针小外形集成电路(SOIC)封装符合AEC Q100 1级标准符合有害物质限制(RoHS)

功能描述

FM25040B是一个4-kbit非易失性存储器,采用先进的铁电工艺。铁电随机存取存储器或f-ram是非易失性的,执行读写操作。类似于公羊。它提供121年可靠的数据保留同时消除复杂性、开销和系统级别串行闪存、eeprom和其他原因引起的可靠性问题非易失性记忆。与串行闪存和eeprom不同,fm25040b执行写操作以公共汽车速度行驶。不会造成写入延迟。数据是在每个字节之后立即写入内存数组已成功传输到设备。下一班车可以无需数据轮询即可开始。另外,与其他产品相比,该产品具有相当大的写持久性非易失性记忆。FM25040B能够支持1013个读/写周期,或比EEPROM。这些功能使fm25040b成为非易失性的理想选择。需要频繁或快速写入的内存应用程序。示例包括数据收集,其中对于要求工业控制的地方来说,周期可能是至关重要的串行闪存或eeprom的长写时间会导致数据丢失。FM25040B为串行用户提供了巨大的好处EEPROM或闪存作为硬件的替代品。这个FM25040B采用高速SPI总线,增强了f-ram技术的高速写能力。装置规格保证在汽车-E温度范围内温度范围为-40℃至+125℃。

功能概述

FM25040B是一个串行F-RAM存储器。内存数组是逻辑组织为512×8位,使用工业标准串行外围接口(spi)总线。这个F-RAM的功能操作类似于串行闪存和串行EEPROM。FM25040B的主要区别具有相同引脚的串行闪存或EEPROM是f-ram具有卓越的写性能、高耐久性和低功耗耗电量。FM25040B与Cypress的不同fm25040通过将其性能提高到14mhz并添加支持SPI模式3。这使得fm25040b成为替换大多数支持模式的4-kbit SPI EEPROM0和3。存储器结构当访问fm25040b时,用户地址为512每个8个数据位的位置。这八个数据位移位连续进出。使用spi访问地址协议,包括芯片选择(允许多个设备在总线上),一个包含上地址位的操作码,以及字地址。字地址由下面的8个地址组成位。9位的完整地址指定每个字节的地址独特地。FM25040B的大多数功能都由SPI控制接口或由车载电路处理。访问时间内存操作本质上是零,超过时间需要串行协议。也就是说,存储器被读取或以spi总线的速度写入。不像连环闪光或EEPROM,无需轮询设备是否准备就绪条件,因为写入以总线速度发生。当一个新的总线事务可以转移到设备中,一个写操作已经完成。这在界面中有更详细的解释部分。

注意:FM25040B不包含电源管理电路而不是简单的内部上电复位电路。它是用户的确保VDD在数据表公差范围内的责任以防止错误操作。建议零件为芯片激活时未断电。串行外围接口-SPI总线FM25040B是一个SPI从设备,运行速度更快到14兆赫。高速串行总线提供spi主机的高性能串行通信。许多普通微控制器具有硬件SPI端口,允许直接接口。使用微控制器的普通端口引脚。这个FM25040B在SPI模式0和3下工作。SPI概述SPI是一个四针接口,带有芯片选择(CS),串行输入(SI)、串行输出(SO)和串行时钟(SCK)引脚。spi是一个同步串行接口,它使用时钟和用于内存访问的数据管脚,并支持上的多个设备数据总线。SPI总线上的设备使用CS激活引脚。芯片选择、时钟和数据之间的关系通过spi模式。此设备支持SPI模式0和3。在在这两种模式下,数据在上升时都被记录到F-RAM中从CS运行后的第一个上升沿开始的SCK边缘主动的。spi协议由操作码控制。这些操作码指定从总线主设备到从设备的命令。激活CS后,从总线传输的第一个字节master是操作码。根据操作码,任何地址和然后传输数据。CS必须在操作完成,然后才能发出新的操作码。spi协议中常用的术语如下:主端spi主设备控制spi总线上的操作。安spi总线可能只有一个主节点和一个或多个从节点设备。所有的从站共用同一条SPI总线主设备可以使用cs pin选择任何从设备。所有的操作必须由激活通过将从设备的CS销拉低从设备。主人还生成sck和si上的所有数据传输所以线路和这个时钟是同步的。SPI从站主设备通过芯片激活spi从设备选择线条。从设备从spi获取sck作为输入master和所有的通信都与此同步时钟。spi从机从不在spi上启动通信总线,仅根据主机的指示操作。fm25040b作为spi从机运行,可以共享spi与其他spi从设备的总线。芯片选择(CS)要选择任何从设备,主设备需要下拉对应的CS引脚。任何指令都可以发给从机仅当CS引脚低时才使用设备。当设备没有选择,忽略通过si引脚的数据,串行输出引脚(SO)保持高阻抗状态。注:新指令必须从CS的下降沿开始。因此,每个活动芯片只能发出一个操作码选择“循环”。串行时钟(SCK)串行时钟由SPI主机和CS运行后,通信与该时钟同步低。FM25040B启用SPI模式0数据传输(si/so)spi数据总线由两条串行数据线si和so组成沟通。si也被称为master out slave in(mosi)所以被称为主从出(miso)。这个master通过si pin向slave发出指令,而从机通过SO引脚响应。多个从设备可以共享前面描述的si和so行。fm25040b有两个单独的si和so管脚,可以与主机连接。对于没有专用SPI总线的微控制器,可使用通用端口。减少硬件控制器上的资源,可以连接两个数据把销子(si,so)绑在一起,把固定销子和wp销子绑在一起。图显示了这样的配置,它只使用三个管脚。最高有效位(msb)spi协议要求传输的第一个位是最高有效位(msb)。这对地址和数据传输。4-kbit串行f-ram需要一个操作码,包括地址位,以及用于任何读或写操作的字地址。字地址由较低的8位地址组成。这个9位完整地址唯一指定每个字节地址。串行操作码选择从设备后,CS变低,第一个接收的字节被视为预期操作的操作码。fm25040b使用标准操作码进行内存访问。无效的操作码如果接收到无效的操作码,则忽略该操作码,并且设备忽略si引脚上的任何附加串行数据,直到CS的下一个下降沿,SO引脚保持三态。状态寄存器FM25040B有一个8位状态寄存器。状态中的位寄存器用于配置设备。

SPI模式

FM25040B可以由带SPI的微控制器驱动外围设备以以下两种模式之一运行:spi模式0(cpol=0,cpha=0)spi模式3(cpol=1,cpha=1)对于这两种模式,输入数据在上升时锁定从CS运行后的第一个上升沿开始的SCK边缘主动的。如果时钟从高状态(模式3)开始,则第一个考虑时钟切换后的上升沿。输出数据在SCK的下降沿上可用。两种SPI模式传输数据是:模式0时SCK保持在0模式3的SCK保持在1设备从SCK引脚的状态检测SPI模式当通过降低CS引脚选择设备时。如果选择设备时SCK引脚低,SPI模式0为假设SCK引脚高,则在SPI模式3下工作。

wren-设置写入启用闩锁FM25040B将在禁用写操作的情况下通电。鹪鹩命令必须在任何写操作之前发出。发送wren操作码允许用户发布后续操作码用于写操作。其中包括写入状态寄存器(wrsr)和写入内存(write)。发送wren操作码会导致内部写入启用要设置闩锁。状态寄存器中的一个标志位,称为WEL,指示闩锁的状态。wel='1'表示写入被允许。试图在状态寄存器中写入WEL位对该位的状态没有影响-只有鹪鹩操作码可以设置这个位。WEL钻头将在上升时自动清除wrdi、wrsr或write操作后的cs边缘。这可防止进一步写入状态寄存器或F-RAM没有另一个wren命令的数组。图说明了wren命令总线配置。注:状态寄存器中的写入启用闩锁(WEL)位执行内存写入后,FM25040B部分未清除内存位置从0x100到0x1FF的(写)操作。

存储器操作

SPI接口,它能够提供高时钟频率,突出了F-RAM技术的快速写入能力。与串行闪存和eeprom不同,fm25040b可以执行以总线速度顺序写入。不需要页面注册可以执行任意数量的顺序写入。写操作所有写入内存的操作都以wren操作码开始。写作操作码包括存储器地址的高位。位3操作码对应于上地址位(A8)。下一个字节是地址(a7-a0)的较低8位。总共9位指定写入操作的第一个字节的地址。后续字节是按顺序写入的数据字节。地址在内部递增,只要总线主机继续发布时钟并保持CS低。如果最后一个地址达到1FH时,计数器将滚动到000h。数据为先写入msb。cs的上升沿终止写入操作。注意当突发写入到达受保护的块地址时,自动地址增量停止和所有后续数据设备将忽略为写入而接收的字节。eeprom使用页缓冲区来增加其写吞吐量。这弥补了该技术固有的写慢操作。F-RAM内存没有页缓冲区,因为每个字节在完成后立即写入f-ram数组打卡上班(八点后)。这允许任何数量的无页缓冲区延迟的写入字节。请注意,如果在写入操作过程中断电,则仅最后完成的字节将被写入。读取操作在CS下降沿之后,总线主控可以发出一个读操作码。读取的操作码包括存储器的高位地址操作码中的位3对应于上地址位(A8)。下一个字节是地址的下8位(a7-a0)。总共,9位指定读取的第一个字节的地址操作在操作码和地址发出后,设备在接下来的八个时钟上输出读取的数据。国际单位制输入是读取数据字节时忽略。后续字节是数据字节,按顺序读出地址是只要总线主机继续问题时钟和CS低。如果1FH的最后地址是到达时,计数器将回滚到000h。首先读取msb数据。cs的上升沿终止读取操作并三态SO PIN。


技术文章分类
相关技术文章