TMS320C6416TGLZ7
日期：2020-9-17摘要：北京显易科技有限公司小曹： 010-51987308 ；
QQ:1306610685；企业QQ:800062492
邮箱：bjxianyi-4@163.com 网址: www.ic158.com
北京显易科技有限公司小曹： 010-51987308 ；
QQ:1306610685；企业QQ:800062492
邮箱：bjxianyi-4@163.com 网址: www.ic158.com
大量优势库存
CPU获取VelociTI先进的超长指令字（的VLIW ） （ 256位宽）提供多达八个
32位指令到8个功能单元中的每一个时钟周期。该VelociTI VLIW架构
功能由八个单位没有与指令提供，如果他们还没有准备好控制
执行。每一个32位指令的第1位决定的下一个指令属于同一个执行
包作为先前指令，或者是否它应该在接下来的时钟作为下一个的一部分被执行
执行数据包。获取的包总是256位宽;然而，在执行包的大小而有所不同。该
可变长度的执行包是一个关键的节省内存的功能，与其他区分的C64x处理器
VLIW架构。该C64x VelociTI.2扩展添加增强功能TMS320C62x DSP
VelociTI架构。这些增强功能包括：
D
D
D
D
D
D
寄存器文件增强功能
数据路径扩展
4个8位和双16位扩展数据流增强
其他功能单元的硬件
该指令集的正交性增加
减少代码量，提高灵活性登记的其他说明
该CPU拥有两套功能单元。每组包含四个单元和一个寄存器文件。一组包含
功能单元.L1 ， .S1 ， .M1和.D1 ;另一组包含单位.D2 ， .M2 ， .S2和.L2 。这两个寄存器文件
每一个包含32个32位寄存器，共64个通用寄存器。除了支持的打包
16位和在C62x VelociTI VLIW架构发现32- / 40位定点数据类型，则C64x寄存器
文件也支持压缩的8位数据和64位定点数据类型。两组的功能单元，以及
2寄存器文件，构成侧面A和B的CPU [参见功能块和CPU （ DSP核）图，
与图1] 。这四个功能单元上的CPU的每一侧可以自由地共享的32个寄存器属于
那一侧。此外，每个侧面具有一个“数据交叉路径”连接到所有的寄存器-a单个数据总线
在另一侧，通过该两组功能单元能够从上述寄存器文件访问的相反数据
侧。 C64xCPU中管线数据交叉路径存取多个时钟周期。这允许相同的
寄存器用作由多个功能单元的数据交叉路径操作数中相同执行数据组。所有
功能单元中的C64x CPU可以通过数据交叉路径访问的操作数。通过注册功能访问
在CPU作为寄存器文件的同一侧上的单位可以服务于所有的单元在一个时钟周期。在C64x系列
CPU ，延迟时钟，每当一个指令试图通过数据交叉路径，如果是读取寄存器介绍
寄存器在上一时钟周期进行了更新。
除了C62x DSP的定点指令， C64x的DSP包括一个全面收集
4个8位和2个16位指令集扩展。这些VelociTI.2扩展允许的C64x CPU来
直接塞入数据，简化数据流，并提高指令集效率。
C64x的CPU的另一个重要特点是加载/存储体系结构，所有的指令对寄存器进行操作
（相对于数据存储器中） 。两套数据寻址单元（ .D1和.D2 ）负责所有数据
寄存器文件和内存之间的传输。由.D单元驱动的数据地址允许数据
要用于从一个寄存器文件生成的地址加载或存储数据或从其他寄存器文件。该
C64x的.D单元可加载和存储的字节（8位） ，半字（16位） ，和具有单指令字（32位） 。
并用新的数据路径延伸，在C64x的.D单元可以装入和存储双字（64位）与单个
指令。此外，非对齐的加载和存储指令允许.D单元来访问词语和
双字的任何字节边界。 C64x的CPU支持使用一个不同的间接寻址模式
直链或环状的寻址与5-或15位偏移量。所有的指令都是有条件的，也最能访问任何
1的64个寄存器。一些寄存器，然而，单挑，以支持特定的寻址模式或
保持对条件指令的条件（如果条件为不能自动“真” ）