原装正品 ALTERA EP1K50QC208-3N 嵌入式 FPGA 现场可编程门阵列 集成电路IC

可编程逻辑器件（PLD），提供低成本单芯片系统可编程芯片（SOPC）集成装置

–用于实现超大功能的增强型嵌入式阵列

例如高效存储器和专用逻辑功能

–双端口功能，每个嵌入式阵列的宽度可达16位

区块（EAB）

–用于一般逻辑功能的逻辑阵列

■ 高密度

–10000至100000个典型闸门（见表1）

–最多49152个RAM位（每个EAB 4096位，所有这些都可以

在不降低逻辑容量的情况下使用）

■ 经济高效的可编程体系结构，适用于大容量

应用

–成本优化流程

–高性能通信的低成本解决方案

应用

■ 系统级功能

–MultiVoltTM I/O引脚可以驱动或由2.5V、3.3V或

5.0伏设备

–低功耗

–双向I/O性能（设置时间[tSU]和时钟到输出延迟[tCO]）高达250 MHz

–完全符合外围组件互连

特殊兴趣组（PCI SIG）PCI本地总线规范，

2.2版，适用于33 MHz或66 MHz下的3.3-V操作

■ 扩展的温度范围

-1速级设备符合PCI本地总线

规范，修订版2.2，适用于5.0-V操作

–内置联合测试行动小组（JTAG）边界扫描测试

（BST）电路符合IEEE标准1149.1-1990，可用

而不消耗额外的设备逻辑。

–在2.5V内部电源电压下运行

–通过外部配置实现电路内可重新配置（ICR）

设备、智能控制器或JTAG端口

–ClockLockTM和ClockBoostTM选项可减少时钟延迟，

时钟偏斜和时钟乘法

–内置低偏斜时钟分布树

–对所有设备进行100%的功能测试；测试矢量或扫描链

不需要

–在配置之前和配置过程中拉起I/O引脚

■ 柔性互连

–FastTrack?互连连续布线结构，

可预测的互连延迟

–实现算术功能的专用进位链，如

作为快速加法器、计数器和比较器（由

软件工具和大功能）

–实现高速、，

高扇入逻辑功能（由软件工具自动使用

和大型功能）

–实现内部三态总线的三态仿真

–最多6个全局时钟信号和4个全局清除信号

■ 强大的I/O引脚

–每个引脚的单独三态输出启用控制

–每个I/O引脚上的开放漏极选项

–可编程输出转换速率控制，以减少切换

噪音

–钳位至VCCIO用户可逐个引脚选择

–支持热插拔