未来RISC-V所覆盖的市场将很快与Arm重叠

当谈到基于这些体系结构的处理器时，无论是X86.Arm还是新秀RISC-V，除了性能和功耗之外，我们还不可避免地会谈论制造当前处理器差异化的另一个因素，即BC546制造工艺。台积电、中芯国际、三星和英特尔，由于几乎所有的OEM都参与了RISC-V的制造，我们不妨选择一些采用先进技术的RISC-V处理器看看。

RISC-V处理器，台积电5nm+HBM3。

去年，基于台积电5nm工艺的RISC-V处理器宣布了使用差异化IP提供定制方案的业务部门，该业务部门宣布了基于台积电5nm工艺的RISC-V处理器。该处理器集成的IP方案主要用于高性能计算/AI.网络和存储应用。

不难看出，即使Alpifive目前已经收购了Sifive的Openfive业务部门，Sifive在高性能计算方面也有自己的雄心。就Sifive和英特尔之间的关系而言，双方将在未来继续合作，为RISC-V处理器提供更先进的制造技术，借助英特尔的IFIS代工业务

RISC-V处理器由Intel4制造的近缓存计算。

除了低功耗看到的许多RISC-V处理器中，除了低功耗外，还有许多高性能处理器，特别是与AI/ML相关的处理器。GPU和一群加速器在AI/ML方面更受欢迎，这就是为什么SIMD处理器在AI/ML方面更受欢迎。

在今年的VLSI2中，英特尔的研究工程师们带来了一个新的演示和分享，一个全新的8个核心的64位置RISC-V处理器，代码是vela。该芯片完全基于Intel4的CMOS工艺。在这种先进技术的帮助下，这种频率为1.15ghz的处理器只占据了1.92mm2的面积，并将512kb的共享LLC与每个核心分配为64kbsram的共享LLC进行了整合。最重要的是Vela使用了近缓存计算(CNC)技术，使处理器在深度学习负性能。

数控不仅实现了高带宽访问，还实现了在大容量片上直接进行本地SRAM计算。而Vela将虚拟寻址、连贯性、一致性一起扩展到数控，实现了可允许的多核操作在Lirax下。同时，作为一种用于访问DRAM和IO的芯片组，这种反向芯片封装设计的处理器与FPGA连接。

英特尔在共享内容中展现了CNCLC的数据路径.CNCISA规范和程序设计，具体工作负载演示则为DNN提供了视觉输入和输出。与将数据从LLC移动到核心不同，CNC将结果累积运算移动到LLC上，就地处理数据。这样一来，避免了电影上网络的带宽瓶颈，同时降低了整体数据的移动，增加了吞吐量，提高了能效。英特尔的研究人员也给出了具体的改进数据，与标量处理相比，其吞吐量增加了46倍；通过减少数据移动，其整体功耗减少了11%，推理功耗减少到52分之一；

很多人猜测这是不是一个由Sifieve和英特尔打造的信用平台。毕竟，该平台还使用英特尔的7nm工艺（Inel4）。然而，在去年英特尔和Sifieve的声明中，有人提到信用卡将使用Sifive的P550核心，这是一个高性能的RISC-V核心，具有13级流水线三次发射。但从1.15gHz的频率和1.92mm2的区域来看，它可能不是，至少不是一个完整的信用。

结语

事实上，大多数RISC-V处理器使用的技术都是7nm和以前的成熟技术。毕竟，RISC-V的软件和硬件生态系统仍在快速发展，在一般CPU和移动SoC中没有选择与Arm或X86进行强制碰撞。也许与Arm的公共版本核心不同，RISC-V有着如此明确的定位，但可以预见，未来RISC-V所覆盖的市场将很快与Arm重叠，技术差距将缩小。届时，更有趣的是观察大多数半导体制造商的选择。