AD6649的串行端口接口和应用解析

ADC超量程和增益控制

在接收器应用中，期望有一种机制来可靠地确定转换器何时将被削波。标准溢出指示器提供模拟输入状态的延迟信息，该信息在防止泄漏方面的价值有限。因此，在满量程以下设置一个可编程阈值是有帮助的，这样在削波发生之前就有时间降低增益。此外，由于输入信号的速率可能很低，因此该函数的延迟值得关注。

使用SPI端口，用户可以提供一个阈值，超过该阈值，FD输出将处于活动状态。SPI寄存器0x45的位0允许用户选择阈值电平。只要信号低于所选阈值，FD输出就会保持低电平。在这种模式下，在计算条件时考虑了数据的大小，但不考虑数据的符号。阈值检测对超出所需范围（幅度）的正负信号的响应相同。

ADC超范围（或）

当在ADC的输入端检测到超量程时，ADC超量程指示器被激活。超量程条件在ADC流水线的输出端确定，因此会受到7个ADC时钟周期的延迟。输入的超范围由发生后的第7位时钟周期表示。

增益开关

AD6649包括在存在大动态范围或采用增益范围放大器的应用中有用的电路。该电路允许设置数字阈值，以便对上阈值和下阈值进行编程。

一种这样的用途是检测ADC在特定输入条件下何时即将达到满标度。其结果是提供了一个指示器，可用于快速插入衰减器，防止ADC过驱动。

快速阈值检测（FDA和FDB）

如果输入幅度超过位于寄存器0x47和寄存器0x48中的快速检测上限寄存器中编程的值，则FD指示器将被激活。将所选阈值寄存器与ADC输出端的信号幅度进行比较。快速上阈值检测的延迟为4个时钟周期。上限阈值幅度由以下方程式定义：

在信号降至编程停留时间的下限以下之前，FD指示灯不会清除。较低阈值编程在快速检测较低阈值寄存器中，位于寄存器0x49和寄存器0x4A。快速检测低阈值寄存器是一个15位寄存器，与ADC输出端的信号幅度进行比较。这种比较受ADC流水线延迟的影响，但在转换器分辨率方面是不准确的。下限阈值幅度由以下方程式定义：

通过将所需值放置在位于寄存器0x4B和寄存器0x4C中的快速检测dwelltime寄存器中，可以将驻留时间编程为1到65535个采样时钟周期。上阈值和下阈值寄存器的操作以及停留时间如图1所示。

图1：FDA和FDB信号的阈值设置

串行端口接口

AD6649串行端口接口（SPI）允许用户通过ADC内部提供的结构化寄存器空间为特定功能或操作配置转换器。SPI为用户提供了额外的灵活性和定制性，具体取决于应用程序。地址通过串行端口访问，可以通过端口写入或读取。内存被组织成字节，可以进一步划分为字段。这些字段记录在内存映射部分。

使用SPI进行配置

三个引脚定义了该ADC的SPI：SCLK引脚、SDIO引脚和CSB引脚。SCLK（串行时钟）引脚用于同步ADC的读写数据。SDIO（串行数据输入/输出）引脚是通用引脚，允许从内部ADC存储器映射寄存器发送和读取数据。CSB（芯片选择条）引脚是一个低电平控制，用于启用或禁用读写周期。

CSB的下降沿与SCLK的上升沿共同决定了帧的开始。

其他涉及CSB的模式也可用。CSB可以无限期地保持低位，从而永久启用该设备；这被称为流媒体。CSB可以在字节之间保持高位，以允许额外的外部定时。当CSB为高电平时，SPI功能处于高阻抗模式。此模式打开任何SPI引脚辅助功能。

在指令阶段，传输16位指令。数据遵循指令阶段，其长度由W0和W1位决定。

所有数据均由8位字组成。串行数据的每个单独字节的第一位指示是否发出读取或写入命令。这允许串行数据输入/输出（SDIO）引脚将方向从输入更改为输出。

除了字长之外，指令阶段还决定串行帧是读还是写操作，允许串行端口用于对芯片进行编程和读取片上存储器的内容。如果指令是回读操作，执行回读会导致串行数据输入/输出（SDIO）引脚在串行帧中的适当点从输入改变为输出。

数据可以以MSB优先模式或LSB优先模式发送。MSBfirst是通电时的默认值，可以通过SPIport配置寄存器进行更改。有关此功能和其他功能的更多信息，请参阅AN-877应用说明，通过SPI连接到高速ADC。

硬件接口

描述的引脚包括用户编程设备和AD6649串行端口之间的物理接口。使用SPI接口时，SCLK引脚和CSB引脚用作输入。SDIO引脚是双向的，在写阶段用作输入，在回读阶段用作输出。

SPI接口足够灵活，可以由FPGA或微控制器控制。AN-812应用说明中详细描述了一种SPI配置方法，即基于微控制器的串行端口接口（SPI）引导电路。

在需要转换器的全动态性能期间，SPI端口不应处于活动状态。因为SCLK信号、CSB信号和SDIO信号通常与ADC时钟异步，所以这些信号的噪声会降低转换器的性能。如果板载SPI总线用于其他设备，则可能需要在该总线和AD6649之间提供缓冲器，以防止这些信号在关键采样周期内在转换器输入端转换。

应用程序信息

设计指南

在开始AD6649的系统级设计和布局之前，建议设计人员熟悉这些指南，其中讨论了某些引脚所需的特殊电路连接和布局要求。

电源和接地建议

当将电源连接到AD6649时，建议使用两个单独的1.8 V电源：一个用于模拟（AVDD），另一个用于数字输出（DRVDD）。设计者可以使用几个不同的去耦电容器来覆盖高频和低频。这些电容器应靠近PC板级别的入口点，并靠近零件的引脚，迹线长度最小。

使用AD6649时，一个PCB接地平面就足够了。通过PCB模拟、数字和时钟部分的适当解耦和智能分区，可以轻松实现最佳性能。

外露桨叶热塞建议

必须将ADC下侧的暴露板连接到模拟接地（AGND），以实现最佳的电气和热性能。PCB上连续的暴露（无焊料掩模）铜平面应与AD6649暴露的焊盘引脚0配合。

铜平面应具有多个通孔，以实现尽可能低的电阻热路径，使散热流过PCB底部。这些通孔应使用不导电的环氧树脂填充或堵塞。

为了最大限度地提高ADC和PCB之间的覆盖率和附着力，应覆盖丝网，将PCB上的连续平面划分为几个均匀的部分。这在回流过程中在ADC和PCB之间提供了几个连接点。使用一个没有分割的连续平面可以保证ADC和PCB之间只有一个连接点。请参阅评估板以获取PCB布局示例。有关芯片级封装的封装和PCB布局的详细信息，请参阅AN-772应用说明、引线框架芯片级封装（LFCSP）的设计和制造指南。

版本兼容性矩阵

VCM引脚应使用0.1μF电容器与地去耦，如图2所示。为了获得最佳的通道间隔离，应在AD'6649'VCM引脚和通道a模拟输入网络连接之间以及AD'6649'VC引脚和通道B模拟输出网络连接之间安装一个33Ω的电阻器。

图2：差动变压器耦合配置

SPI端口

在需要转换器的全动态性能期间，SPI端口不应处于活动状态。由于SCLK、CSB和SDIO信号通常与ADC时钟异步，因此这些信号的噪声会降低转换器的性能。如果板载SPI总线用于其他设备，则可能需要在该总线和AD6649之间提供缓冲区，以防止这些信号在关键采样期间在转换器输入端转换。