低压低功耗混频器的设计

摘要：本文对常见的混频器结构进行了调整,提出了一种新的混频器结构——低压低功耗混频器,分别降低了跨导级、本振级与输出负载正常工作时所消耗的直流电压降,从而达到降低电源电压的目的。采用1.5V TSMC 0.35 μm CMOS工艺进行仿真,该混频器仿真结果表明,电路转换增益为-10.5 dB,噪声系数为20.648 dBm,1 dB压缩点为-5.764dBm,三阶输入交调点为4.807 dBm。

自20世纪60年代以来，集成电路的发展一直遵循1965年Intel公司的创始人之一Gordon E.Moore预言的集成电路产业发展规律：即集成电路的集成度每3年增长4倍，特征尺寸每3 年缩小2倍[1,2]。目前集成电路特征尺寸的减小导致电源电压的降低，为了适应集成电路的发 展需求，不断开发新的电路结构以适应在低电源电压下应用已成为唯一捷径，是集成电路设 计领域的发展趋势[3,4]。 本文提出了一种新的混频器结构——低压低功耗混频器，分别降低了跨导级、本振级与 输出负载正常工作时所消耗的直流电压降，从而达到降低电源电压的目的。

1 低压低功耗混频器电路设计

大部分混频器基本上由3部分组成：跨导级、本振级与输出负载级，为了使电路能够正 常工作，我们通常需要提供合适的电源电压给各级晶体管提供静态偏置，通常所需最小电源 电压应为各级晶体管正常工作时的直流电压降之和[5]。因此，降低各级晶体管上的直流电压 降就可直接降低电源电压，实现低压低功耗混频器的设计。

1.1 跨导级和本振级直流电压降的减小

低压低功耗混频器结构如图1 所示。图中跨导管输出电流：

可见，无尾电流源跨导级和本振级能实现本振信号和射频信号的线性相乘，完成混频 功能。其中M5、M6 管实现了本振信号和射频信号的隔离。但在这里，却成功的取消了M5、 M6 管源极的偏置电流源，降低了跨导级的直流电压降。

1.2 输出负载级直流电压降的减小

混频器的输出负载通常有以下几种实现方式：LC调谐网络、多晶硅电阻、有源器件。 电路在正常工作下，为了减小噪声对混频器后级中频电路的影响，需要混频器具有尽可能高 的转换增益，是提高输出电阻是增大转换增益的有效途径。但是，大的输出电阻将会产生较 大的直流电压降，如图2所示。这对下端采用开关器件电压工作的本振级，低的工作电压将 导致器件的开关性能下降，使得混频器的性能随着电源电压的降低急剧下降。

为了避免负载上的直流电压降低制约电路性能，本设计采用了折叠级联输出负载网络，M9、M10作为电流源，开关管输出的电流经折叠M11、M12输出到负载电阻，如图3所示。

如果，合理选择M11、M12两管的尺寸，可以使A、B两点的阻抗非常低，并A、B两点的 电压摆幅很小，从而让电路中各节点的电压摆幅不会受到负载电阻的限制。

当不采用折叠输出的情况下，M13～M14两管输出的沟道热噪声决定整个混频器的热噪 声性能。如采用折叠结构后，虽然增加了两个额外的噪声源（M15、M16），但是流过它们 的电流很小，通常只需要：

其中vin, max 表示混频器最大输入信号幅度。随着A、B两点的电压摆幅的减小，电流源 M9、M10对混频器热噪声的影响迅速减弱。因此，尽管增加了两个额外的噪声源，但M15、 M16两管引入的噪声与M9、M10管减小的噪声相比可以被忽略，所以整个混频器的噪声仍 得到了改善。公式（4）也意味着M15、M16两管的输出阻抗可以很大，将会有更多的信号 电流流向负载电阻。所以，在输出节点对线性度影响相同的情况下，改进后的混频器可以驱 动更大的负载电阻，从而最终提高了混频器的转换增益。混频器的负反馈电阻工作在线性区 的利用NMOS管M13、M14来实现，我们可以通过改变偏置电流源IGain时可以得到不同的电压增益，从而实现增益可控制的目的。

2 电路的仿真与分析

为了验证我们设计的正确性，我们使用ADS进行仿真。本论文提出的混频器在TSMC 0.35 μm CMOS工艺下仿真，电源电压为1.5V，射频频率为2.4GHz，本振信号频率为2.2GHz， 输出中频信号频率为200MHz。

图4为混频器性能仿真电路，它们分别为转换增益仿真电路、1dB增益压缩仿真电路、 单边带噪声仿真电路和混频器交调失真仿真电路。仿真结果表明，电路转换增益为-10.5 dB， 噪声系数为20.648 dBm，1 dB压缩点为-5.764dBm，三阶输入交调点为4.807 dBm，达到了设 计的目的。

3 结论

本文主要创新是基于 TSMC 0.35 μm CMOS工艺，利用改变电路的结构原理，分别降 低了跨导级、本振级与输出负载正常工作时所消耗的直流电压降，从而达到混频器低压低功 耗应用的目的。