AD5379是40通道，14位，并行和串行输入，双极电压输出DAC

特征

13 mm×13 mm 108引线CSPBGA中的40通道DAC；保证单调到14位；缓冲电压输出；输出电压跨度3.5V×VREF（+）；最大输出电压跨度17.5伏特；系统校准功能允许用户编程；偏移和增益；相对于refgnd的伪微分输出；清除函数到用户定义的refgnd（clr pin）；DAC输出同步更新（LDAC引脚）；DAC递增/递减模式；信道分组和寻址功能；接口选项：并行接口兼容dsp/微控制器的3线串行接口；2.5伏至5.5伏符合jedec标准的数字电平SDO菊花链选项；上电复位；数字复位（复位引脚和软复位功能）。

应用

自动测试设备（ATE）中的电平设置；可变光衰减器（VOA）；光开关；工业控制系统。

一般说明

AD5379在一个CSPBGA包中包含40个14位DAC。AD5379提供一个双极输出范围，该范围由施加到V+和V（负极）输入的电压确定。最大输出电压跨距为17.5 V，对应于8.75 V至+8.75 V的双极输出范围，并以V（＝）＝3.5 V和V（+）＝+5 V的参考电压实现。

AD5379在±11.4 V至±16.5 V的宽V/V电源范围内提供有保证的工作。输出放大器的净空要求为2.5 V，工作负载电流为1.5毫安，2 V，工作负载电流为0.5毫安。

AD5379包含一个双缓冲并行接口，其中14个数据位加载到一个输入寄存器中表1.高通道数，低压单电源DAC。在wr、cs和dac信道地址的控制下，a0至a7。它还有一个3线串行接口，与spi？、qspi？、microwire？和dsp接口标准兼容，可处理高达50mhz的时钟速度。dac输出在接收到dac寄存器中的新数据时更新。所有输出可以同时更新通过降低ldac输入。每个通道都有可编程增益和偏移调整寄存器。每个dac输出被获取，并在芯片上相对于外部refgnd输入进行缓冲。DAC输出也可以是通过CLR引脚切换到REFGND。

术语

相对精度

相对精度或端点线性度是测量通过DAC传递函数端点的直线的最大偏差的量度。它是在调整零标度误差和满标度误差后测量的，用最低有效位（lsb）表示。

微分非线性

差分非线性是任意两个相邻码的测量变化和理想1lsb变化之间的差值。1 LSB最大值的指定微分非线性保证了单调性。

零刻度误差

零标度误差是指当所有0都加载到DAC寄存器中时，DAC输出电压中的误差。

理想情况下，所有0都加载到DAC，M都是1，C是10 0000 0000 0000：

零标度误差是测量VOUT（实际）和VOUT（理想）之间的差值，单位为mV。零标度误差主要是由输出放大器的失调引起的。

满标度误差

满标度误差是指当所有1s加载到dac寄存器时dac输出电压的误差。

理想情况下，将所有1加载到DAC，M为所有1，C为10 0000 0000 0000：

满标度误差是测量VOUT（实际）和VOUT（理想）之间的差值，单位为mV。不包括零刻度误差。

增益误差

增益误差是满标度误差和零标度误差的区别，以mV表示。

温度系数

这包括来自线性、偏移和增益漂移的输出误差贡献。

直流输出阻抗

直流输出阻抗是有效的输出源电阻，它以封装铅电阻为主。

直流串扰

40个DAC输出由共用V和V电源的运算放大器缓冲。如果一个通道中的直流负载电流发生变化（由于更新），这可能导致一个或多个通道输出中的进一步直流变化。这种影响在高负载电流下更为显著，并且随着负载电流的减小而减小。对于高阻抗负载，这种影响实际上是无法测量的。提供多个V和V端子以最小化直流串扰。

输出电压稳定时间

这是DAC的输出为满标度输入更改而稳定到指定级别所需的时间。

数模故障能量

这是在主要代码转换时注入模拟输出的能量。它被指定为NV-S中的故障区域。通过在0x1FF和0x2000之间切换DAC寄存器数据来测量。

通道间隔离

通道到通道隔离是指来自一个dac的参考输入的输入信号的比例，该比例出现在从另一个参考操作的另一个dac的输出处。用分贝表示，在中刻度处测量。

DAC到DAC串扰

dac-to-dac串扰是一个转换器的输出由于另一个转换器的数字变化和随后的模拟输出变化而出现的故障脉冲。在NV-S中指定。

数字串扰

由于另一个转换器的dac寄存器代码的变化而传输到一个转换器输出的故障脉冲被定义为数字串扰，并在nv-s中指定。

数字馈通

当未选择设备时，设备数字输入上的高频逻辑活动可以跨设备和通过设备电容耦合，以在vout管脚上显示为噪声。它也可以沿着电源线和地线连接。这种噪声是数字馈通。

输出噪声谱密度

这是测量内部产生的随机噪声。

随机噪声的特征是频谱密度（每√Hz的电压）。它是通过将所有dac加载到中刻度并在输出端测量噪声来测量的。测量单位为nv/（hz）1/2。

功能描述

DAC架构-概述

AD5379在单个封装中包含40个DAC通道和40个输出放大器。单个dac通道的结构由一个14位电阻串dac和一个输出缓冲放大器组成。电阻串部分只是一个电阻串，每个电阻的值为r，从v（+）到agnd。这种结构保证了dac的单调性。加载到dac寄存器的14位二进制数字代码决定了在输入输出放大器之前电压在串上的哪个节点被抽头。输出放大器将dac的输出转换到更宽的范围。DAC输出增加3.5倍，并由V（－）引脚上的电压补偿。请参见“传递函数”部分。

频道组

AD5379上的40个DAC信道被分为4组（A、B、C、D），每组10个信道。在每组中，八个通道连接到v1++和v1（－），其余两个通道连接到v2++和v2（－）。每组有两个独立的参考引脚。例如，在组A中，八个通道连接到refgnda1，其余两个通道连接到refgnda2。除了输入寄存器（x1）和dac寄存器（x2），每个信道还具有增益寄存器（m）和偏移寄存器（c）。见表17。包含这些寄存器允许用户校准整个信号链中的错误，包括DAC错误。

传递函数

每个dac的数字输入传递函数可以表示为：

其中：x2是加载到电阻串dac的数据字。（默认值为10 0000 0000 0000。）x1是写入DAC输入寄存器的14位数据字。（默认值为10 0000 0000 0000。）

米是13位增益系数。（默认值为1111111111111-ic/" title="1111111111111">1111111111111。）c是14位偏移系数。（默认值为10 0000 0000 0000）n是DAC分辨率。（n=14）。

图19显示了单个DAC通道及其相关寄存器。M和C寄存器的通电值分别为满标度和0x2000。用户可以通过覆盖m和c的通电值来单独调整每个dac信道上的电压范围。当为x1、m和c选择的值导致x2超出范围时，ad5379具有数字溢出和下溢检测电路来在满标度或零标度下钳制dac输出。

AD5379的完整传递函数可以表示为：

其中：x2是加载到电阻串dac的数据字。

VREF（+）是正参考引脚处的电压。

VREF（-）是负参考触针处的电压。

图20显示了单通道的输出放大级。vdac是电阻串dac的电压输出，vdac的标称范围为1 lsb至满量程。

V函数偏倚

AD5379有一个片上电压发生器，提供4.25 V（最小）的偏置电压。提供的V引脚仅用于旁路和过驱动目的。它不打算用作供应或参考。如果V（＋）>4.25 V，则必须将V从外部拉高到相等或更高的电位（例如5 V）。外部电压源应能够驱动50微安（典型）的电流吸收负载。

参考选择

施加在V+和V（－）上的电压决定了VOUT0到VOUT39的输出电压范围和范围。如果不使用偏移和增益特性（M和C保持其通电值），则所需的参考电平可按如下方式计算：

如果使用AD5379的偏移和增益特性，则所需的输出范围略有不同。选择的输出范围应考虑到需要修剪的偏移和增益误差。因此，选择的输出范围应大于实际需要的范围。

所需的参考水平可计算如下：

1、确定VOUT上的额定输出范围。

2、确定全输出信号范围所需的最大偏移间隔和最大增益。

3、计算VOUT上新的最大输出范围，包括预期的最大偏移和增益误差。

4、选择所需的新vout和vout，将新vout限制保持在标称值的中心，并假设refgnd为零（或等于agnd）。注意v和v必须提供足够的净空。最大值最小值DDSS

5、按如下所示计算V（+）和V（－）的值：

此外，当使用建议值以外的参考值（V（＋=5 V和V（－）=-3.5 V）时，预期的偏移误差分量变化如下：

其中，VREF（-）是新的负参考值。v（+）是新的正参考值。

如果此偏移误差太大而无法校准，则可以使用以下公式调整负参考值以解释此情况：

参考选择示例

额定输出范围=10V；（-2V至+8V）;

偏移误差=±100毫伏；增益误差=±3%；refgnd=活动星系核=0V；

1）、=±3%；增益误差；最大正增益误差=+3%;

=>包括增益误差的输出范围=10+0.03（10）=10.3V;

2）、=±100毫伏；偏移误差；最大偏移误差范围=2（100）毫伏=0.2V;

=>输出范围包括增益误差和偏移误差=10.3+0.2=10.5V;

3）VREF（+）和VVREF（-）计算：

实际输出范围=10.5 V，即，-2.25 V至+8.25 V（居中）；

=>V+=（8.25+2.25）/3.5=3VREF；

V-=-2.25/2.5=-0.9VREF；

如果解决方案产生不方便的参考级别，用户可以采用以下三种方法之一：

（1）、使用电阻分压器将方便、更高的参考电平分到所需电平。

（2）、选择V+以上或V（－）以下的方便参考水平。修改增益和偏移寄存器以数字方式缩小参考。这样，用户可以使用几乎任何方便的参考电平，但可能由于传输函数的过度压缩而降低性能。

（3）、结合使用这两种方法。

校准

用户可以通过覆盖任何单个DAC通道的M和C寄存器中的默认值来执行系统校准，如下所示：

（1）、计算新输出范围的标称偏移和增益系数（见前例）。

（2）、根据指定的偏移和增益误差计算每个信道的新m和c值。

校准示例

名义偏移系数=0个；

名义增益系数=10/10.5×8191=0.95238×8191=7801；

例1：信道0，增益误差=3%，偏移误差=100 mV；

（1）、增益误差（3%）校准：7801×1.03=8035=>将代码“1 1111 0110 0011”加载到M寄存器0；

（2）、偏移误差（100 mV）校准：LSB大小=10.5/16384=641微伏；

100 mV偏移的偏移系数=100/0.64=156 LSB=>将“10 0000 1001 1100”加载到C寄存器0；

例2：信道1，增益误差=-3%，偏移误差=-100毫伏；

（1）、增益误差R（–3%）校准：7801×0.97=7567=>将代码“1110 1000 1111”加载到M寄存器1；

（2）、偏移误差（-100 mV）校准：LSB大小=10.5/16384=641微伏；

偏移系数-100 mV偏移量=-100/0.64=-156 LSB；

=>加载“01 1111 0110 0100”至C寄存器1；

清除功能

AD5379上的清除功能可以用硬件或软件实现。

硬件清除

将CLR引脚调低可将输出VOUT0到VOUT39切换到REGND引脚上的外部设置电位。这是通过在refgnd中切换和重新配置来实现的。

输出放大器进入单位增益缓冲模式，从而确保vout=refgnd。输入寄存器和DAC寄存器的内容不受CLR低的影响。当CLR调高时，DAC输出保持清除，直到LDAC被降低。当CLR较低时，将忽略LDAC的值。

软件清除

将清除代码加载到x1寄存器还允许用户将vout0设置为vout39到refgnd级别。默认清除代码对应于满标度时的m和中标度时的c（x2=x1）。

默认清除代码

=2×（——输出偏移）/（输出范围）14

=2×2.5×（agnd–-v（–））/（3.5×（v（–-agnd））清除代码的更一般表达式如下：

清除代码=（2）/（M+1）×（默认清除代码-C）

忙和LDAC功能

每次用户向相应的x1、c或m寄存器写入新数据时，计算x2的值。在加尔各答-x2时，忙碌输出变低。当busy较低时，用户可以继续向x1、m或c寄存器写入新数据，但不能进行dac输出更新。DAC输出通过将LDAC输入调低来更新。如果忙时ldac变低，则存储ldac事件，并且dac输出在忙时变高后立即更新。用户还可以将ldac输入保持在永久低电平。在这种情况下，dac输出在busy变高后立即更新。

每次写入任何x1寄存器时，都会重新计算单个通道或一组通道的x2值，c寄存器或m寄存器。在计算x2时，忙变低了。此繁忙脉冲的持续时间取决于正在更新的通道数。例如，如果将x1、c或m数据写入一个dac通道，则忙将变低550 ns（最大值）。但是，如果数据被写入两个DAC通道，则忙将降低700纳秒（最大值）。注意，由于FIFO访问，大约有200 ns的开销。

AD5379包含一个额外的特性，即除非其X2寄存器自上次LDAC降低。通常，当ldac变低时，dac寄存器充满x2寄存器的内容。然而，ad5379仅在x2数据改变时更新dac寄存器，从而消除不必要的数字串扰。

先进先出与非先进先出操作

有两种操作模式可用于将数据加载到AD5379寄存器：禁用FIFO的操作和启用FIFO的操作。禁用fifo的操作对于设备的单次写入是最佳的。但是，如果系统需要大量数据传输到AD5379，则启用FIFO的操作效率更高。

当fifo被启用时，ad5379使用内部fifo存储器允许在串行和并行模式下高速连续写入。这优化了接口速度和效率，由于内部数字效率而最小化总转换时间，并且在管理数据传输时最小化主控制器的开销。执行状态机中的指令时，忙碌信号变低。

表10比较了对AD5379的不同数据传输启用和禁用FIFO的操作。启用fifo的操作对于除单写操作之外的所有操作都更有效。当使用fifo时，用户可以在执行写指令时继续向ad5379写入新数据。多达128个连续指令可以以最高速度写入FIFO。当fifo已满时，对ad5379的额外写入将被忽略。

忙输入功能

因为忙碌的引脚是双向的和开放的漏极（为了正确的操作，使用上拉电阻到数字电源），第二个AD5379或任何其他设备（如系统控制-LER），可以拉低忙，因此，延迟DAC更新，如果必修的。这是延迟LDAC行动的一种手段。此特性允许以最大速度同步更新系统中的多个AD5399设备。一旦连接到忙pin的最后一个设备就绪，所有dac就会自动更新。将多个设备的忙pin连接在一起，可以在不需要额外硬件的情况下同步更新所有dac。

上电复位功能

AD5379包含上电复位发生器和状态机。在开机期间，CLR变为活动状态（内部），开机状态机将所有内部寄存器重置为其默认值，而忙碌状态变低。此序列需要8毫秒（典型）。输出VOUT0到VOUT39被切换到REFGND引脚上的外部设置电位。通电时，并行接口被禁用，因此无法写入部件。为了抑制初始ldac管脚闪烁，在通电期间忽略ldac上的任何跃迁。busy上的上升沿表示通电已完成，并且并行接口已启用。在使用ldac更新dac输出之前，所有dac都保持其通电状态。

复位输入功能

AD5379可以在任何时候处于通电复位状态通过激活复位引脚来计时。AD5379状态机启动重置序列，以数字方式将X1、M、C和X2寄存器重置为其默认通电值。此序列需要95微秒（典型值）、120微秒（最大值）、70微秒（最小值）。在这个过程中，忙得不可开交。当重置低时，LDAC上的任何转换都将被忽略。与CLR输入一样，当RESET低时，DAC输出切换到REFGND。在应用ldac脉冲之前，输出保持在refgnd。此复位功能也可以通过并行接口实现，方法是将reg0和reg1引脚设置为低，并将所有1s写入db13至db0。

递增/递减函数

AD5379有一个特殊的功能寄存器，允许用户以0到127 lsb的步进递增或递减内部14位输入寄存器数据（x1）。通过将reg1和reg0管脚（或位）设置为低，可以选择增量/减量功能。地址引脚（或位）a7到a0用于选择dac信道或信道组。x1寄存器递增或递减的量由db6到db0位/管脚确定。例如，对于1lsb增量或减量，db6…db0=0000001；而对于7lsb增量或减量，db6…db0=0000111。db8确定输入寄存器数据是递增（db8=1）还是递减（db8=0）。允许用户递增或递减数据的最大数量是127千字节，也就是说，1111111。包含0 lsb步骤是为了方便用户应用程序中的软件循环。

AD5379具有数字溢出和下溢检测电路，当为递增或递减模式选择的值超出范围时，可以在满刻度或零刻度进行钳位。

接口

AD5379包含一个并行和串行接口。积极的接口通过SE/PAR引脚选择。

AD5379使用内部FIFO存储器，允许在串行和并行模式下高速连续写入。在写入指令时，用户可以继续向AD5379写入新数据-正在执行操作。在执行fifo中的指令时，busy信号变低。多达120个连续指令可以以最高速度写入FIFO。当fifo已满时，对ad5379的额外写入将被忽略。

为了最小化设备的功耗和片上数字噪声，只有当设备被写入时，即在wr或在同步下降的边缘。当从2.7伏到3.6伏电源运行时，所有数字接口均兼容2.5伏LVTTL。

并行接口

SSE/PAR引脚上的下拉使得并行接口默认值。如果使用并行接口，SE/PAR引脚可以不连接。图6显示了并行写入AD5379的时序图。并行接口由以下管脚控制。

CS引脚

活动低设备选择引脚。

wr销

在wr的上升沿上，在cs低的情况下，引脚a7到a0处的地址值被锁存，引脚db13到db0处的数据值被加载到选定的ad5379输入寄存器中。

REG1，REG0引脚

reg1和reg0管脚决定写入ad5379的数据的目标寄存器。

B13至DB0引脚

AD5379在db0上接受一个直接的14位并行字db13，其中db13是msb，db0是lsb。

A7至A0销

40个dac信道中的每一个都可以单独寻址。此外，多个信道分组允许用户同时将相同的数据写入多个dac信道。地址比特a7到a4被解码以选择一组或多组寄存器。地址位a3到a0选择10个输入数据寄存器（x1）、偏移寄存器（c）或增益寄存器（m）中的一个。

串行接口

SE/PAR引脚必须绑高，使串行接口和禁用并行接口。串行接口由五个管脚控制，如下所示。

同步，din，sclk

标准3线接口引脚。

DCEN公司

选择独立模式或菊花链模式。

SDO公司

菊花链模式的数据输出引脚。

图4和图5分别显示了在独立模式和菊花链模式下串行写入AD5379的时序图。串行接口的24位数据字格式如图21所示。

单独模式

通过连接DCEN（菊花链启用）引脚低位，启用独立模式。串行接口可与连续和突发串行时钟一起工作。第一下降沿of sync启动写入周期并重置一个计数器，该计数器对串行时钟的数量进行计数，以确保将正确的位数移位到串行移位寄存器中。上的附加边在移入24位之前，同步将被忽略。一旦24位移入，SCLK将被忽略。为了进行另一个串行传输，计数器必须通过下降复位同步边缘。

菊花链模式

对于包含多个DAC的系统，SDO管脚可用于将多个设备串接在一起。这种菊花链模式可用于系统诊断和减少串行接口线的数量。

连接DCEN（菊花链启用）引脚高启用菊花链模式。同步的第一个下降沿开始写入循环。SCLK连续应用于输入移位同步低时注册。如果应用了超过24个时钟脉冲，则数据会从移位寄存器中波动出来，并出现在SDO线上。此数据在SCLK的上升沿上计时，在下降沿上有效。通过将这条线连接到链中下一个设备的din输入，一个多设备接口已构造。对于系统中的每个AD5379，需要24个时钟脉冲。因此，时钟周期的总数必须等于24n，其中n是链中AD5379设备的总数。如果应用的时钟少于24个，则忽略写入序列。

当到所有设备的串行传输完成时，应将同步设置为高。这将锁定菊花链中每个设备中的输入数据，并防止任何额外的数据被计时到输入移位寄存器中。如果在正确的时钟周期数内保持低同步，则可以使用连续的SCLK源。或者，可以使用包含确切时钟周期数的突发时钟，并且在最后一个时钟后同步到高位以锁定数据。当所有输入寄存器的传输完成时,ldac信号更新所有dac寄存器，同时更新所有模拟输出。

数据解码

AD5379包含一个14位数据总线，从DB13到DB0。根据reg1和reg0的值，该数据被加载到寻址dac输入寄存器、偏移（c）寄存器、增益（m）寄存器或特殊功能寄存器中。

地址解码

AD5379包含一个8位地址总线，A7到A0。该地址总线允许每个dac输入寄存器（x1）、每个偏移（c）寄存器和每个增益（m）寄存器单独更新。

特殊功能寄存器（SFR）中的reg1和reg0位（见表9）显示了数据、偏移量和增益寄存器的解码。

电源去耦

在任何精度很重要的电路中，仔细考虑电源和接地回路布局有助于确保额定性能。安装AD5379的印刷电路板的设计应使模拟和数字部分分开并限制在板的某些区域。如果AD5379在一个系统中，多个设备需要一个agnd到dgnd连接，则该连接应仅在一个点上进行。星形接地点应尽可能靠近设备。对于具有多个管脚（V、V、V）的电源，建议将这些管脚绑在一起，并将每个电源断开一次。

AD5379应具有10μF的充足电源去耦，并与每个电源上的0.1μF并联，每个电源应尽可能靠近封装，理想情况下应紧靠设备。10μf电容器为钽珠型。0.1μf电容器应具有低有效串联电阻（esr）和有效串联电感（esi），例如提供高频低阻抗接地路径的普通陶瓷类型，以处理内部逻辑开关引起的瞬态电流。

应避免在设备下运行数字线路，因为这些耦合噪声会影响设备。模拟接地平面应允许在AD5379下运行，以避免噪声耦合。AD5379的电源线应使用尽可能大的轨迹，以提供低阻抗路径，并减少故障对电源线的影响。快速切换的数字信号应使用数字接地屏蔽，以避免将噪声辐射到电路板的其他部分，并且不得在参考输入附近运行。必须将所有V+和V（负极）管路上的噪音降至最低。V引脚应与一个10 nF电容器断开与AgNd的连接。

避免数字和模拟信号交叉。板的相对侧上的痕迹应彼此成直角。这减少了通过电路板的馈通效应。微带技术是目前为止最好的，但并不总是可能与双面板。在这种技术中，电路板的组件侧专用于接地平面，而信号线则放置在焊料侧。

正如所有的薄封装的情况一样，必须小心避免弯曲CSPBGA封装并避免在组装过程中该封装表面上的点载荷。

通电

一个芯片上的电源监视器使AD5379对电源排序具有鲁棒性。电源监控器在（V−V）大于7 V（典型值）后为模拟部分通电。在CLR模式下强制加载到dutgnd的缓冲区通电电位，即使V保持在0 V。施加V后，模拟电路通电，缓冲DAC输出电平在电源范围内线性稳定。

典型应用电路

AD5379的高通道数使其非常适合需要高集成度的应用，例如光学和自动测试设备（ATE）系统。图22显示了AD5379，因为它将用于ATE系统。这里显示的是典型逻辑测试仪的一个引脚。显然，针驱动器、有源负载电路、参数测量单元、比较器和夹具需要许多离散电平。除了所示ate系统中所需的dac电平外，还需要驱动器、负载、比较器和参数测量单元功能。模拟设备为所有这些功能提供了解决方案。