AD7898是5 V，12位，串行220 ksps ADC，8线封装

特征

具有220 ksps吞吐率的快速12位adc；8-铅SOIC；单个5 V电源操作；高速、灵活、串行接口；允许与3V处理器接口；片上跟踪/保持放大器；输入范围的选择；AD7898-10为10 V；AD7898-3为2.5伏；高输入阻抗；低功率：最大22.5兆瓦。

一般说明

AD7898是一个快速的12位ADC，从一个5V电源，封装在一个小型8引线SOIC封装中。这个部分包含逐次逼近的A/D转换器、片上跟踪/保持放大器、片上时钟和高速串行接口。

AD7898提供两种操作模式。在模式0中，转换由convst输入和转换启动过程由内部时钟振荡器控制。在这种模式下，串行接口由三根导线组成，AD7898吞吐量可达220 ksps。在模式1中，转换过程由外部应用的SCLK控制在转换期间从零件访问数据。在在这种模式下，串行接口由三根导线和AD7898的吞吐量可达220 ksps。

除了传统的直流精度规范，如线性、满标度和偏移误差，规定了AD7898动态性能参数，包括谐波失真和信噪比。该部件接受±10 V的模拟输入范围（AD7898-10）和±2.5 V（AD7898-3），由单个5 V电源供电，最大耗电量仅为22.5兆瓦。该部分可在一个8导小轮廓集成电路（SOIC）中获得。

产品亮点

1、8线封装的快速12位ADC

AD7898包含一个220 ksps的ADC、一个跟踪/保持放大器、控制逻辑和一个高速串行接口，所有这些都在8铅包装。这样可以节省大量的空间其他解决方案。

2、低功率、单电源运行

AD7898由一个5伏电源供电，耗电量仅为22.5兆瓦。VDrive功能允许直接连接到3V或5V处理器的接口独立于VDD的系统。

3、灵活、高速串行接口

该部分提供了一个灵活、高速的串行接口。有两种不同的操作模式。模式0提供三线接口，可从AD7898访问数据转换完成时。模式1提供三线与转换期间访问的数据的接口。

4、断电模式

AD7898提供专有的断电功能当在模式1下操作时，使部件成为便携式的理想部件或手持应用程序。

术语信噪比

这是在A/D转换器输出端测得的信噪比（噪声+失真）。信号是基波的均方根振幅。噪声是所有非基本信号的均方根和，不超过采样频率（fs/2）的一半，直流除外。该比率取决于数字化过程中量化层级的数量；层级越多，量化噪声越小。具有正弦波输入的理想n位转换器的理论信噪比为：

因此对于12位转换器，这是74 db。

总谐波失真

总谐波失真（thd）是谐波的均方根和与基波的比值。对于AD7898，定义为：

其中，v1是基波的均方根振幅，v2、v3、v4、v5和v6是第二次谐波至第六次谐波的均方根振幅。

峰值谐波或杂散噪声

峰值谐波或杂散噪声被定义为adc输出频谱中下一个最大分量（最高fs/2，不包括dc）的均方根值与基波的均方根值之比。通常，本规范的值由频谱中最大的谐波确定，但对于谐波埋入噪声层的部分，它将是噪声峰值。

互调失真

当输入由两个频率fa和fb的正弦波组成时，任何具有非线性的有源器件都会在mfa±nfb的和频和差频产生畸变产物，其中m，n=0，1，2，3等。互调项是m和n都不等于零的项。例如，二阶术语包括（fa+fb）和（fa-fb），三阶术语包括（2fa+fb），（2fa-fb），（fa+2fb）和（fa-2fb）。

AD7898使用CCIF标准进行测试，其中使用两个输入频率。在这种情况下，二阶和三阶项的意义是不同的。二阶项通常在频率上与原始正弦波相距较远，而三阶项通常在接近输入频率的频率上。因此，二阶和三阶术语是分开指定的。互调失真的计算是根据thd规范进行的，其中它是单个失真产品的rms和与以dbs表示的基波的rms振幅的比值。

相对精度

相对精度或端点非线性是通过ADC传递函数端点的直线的最大偏差。

微分非线性

这是ADC中任意两个相邻代码之间的测量值和理想1 LSB变化之间的差值。

正满标度误差（AD7898-10）

这是最后一个代码转换（01）的偏差。……110至01年。……111）调整双极零点误差后，从理想值（4×VREF–3/2 LSB）开始。

正满标度误差（AD7898-3）

这是最后一个代码转换（01）的偏差。……110至01.……111）调整双极零点误差后，从理想值（VREF–3/2 LSB）开始。

双极零点误差（AD7898-10、AD7898-3）

这是中尺度转换（所有0到所有1）与理想agnd–1/2 lsb的偏差。

负满标度误差（AD7898-10）

这是第一个代码转换（10）的偏差。……000到10。……001）调整双极零点误差后，从理想值（–4×VREF+1/2 LSB）开始。

负满标度误差（AD7898-3）

这是第一个代码转换（10）的偏差。……000到10。……001）调整双极零点误差后，从理想值（–vref+1/2 lsb）开始。

跟踪/保持采集时间

跟踪/保持捕获时间是在转换结束后（跟踪/保持返回到跟踪模式的点）跟踪/保持放大器的输出达到其最终值（在±1/2 lsb范围内）所需的时间。它也适用于AD7898的车辆识别号输入上的输入电压有阶跃输入变化的情况。这意味着，用户必须在转换结束后或在步骤输入更改为vin后等待跟踪/保持采集时间的持续时间，然后再开始另一个转换，以确保部件按规范运行。

电源抑制

电源的变化会影响满标度转换，但不会影响转换器的线性度。电源抑制是由于电源电压从标称值变化引起的满量程转换点的最大变化。

典型性能特征——AD7898

性能曲线

TPC 1显示了在模式0下工作时，AD7898在220 ksps采样率和30 kHz输入频率下的典型FFT图。

TPC 2显示了在模式1下工作时，AD7898在220 ksps采样率和30 kHz输入频率下的典型FFT图。

TPC 3显示了AD7898的电源抑制比与电源频率的关系。电源抑制比定义为在满标度频率f下adc输出的功率与应用于频率fs的adc-vdd电源的100 mv正弦波的功率之比。

酚醛树脂=ADC输出中频率f处的功率，pfs=耦合到ADC VDD电源输入的频率fs处的功率。这里一个100毫伏峰间正弦波耦合到VDD电源上。电源采用100nf去耦。

tpc 4显示了在220ksps采样时有效比特数与输入频率的关系图。

设备的有效位数可以根据其测量的信噪比（噪声+失真）计算（见术语部分）。tpc 4显示了ad7898从dc到fsample/2的有效比特数与频率的典型关系图。采样频率为220 ksps。

信噪比的计算公式与转换器的分辨率或位数有关。重写下面的公式，给出了以有效位数（n）表示的性能度量：

其中snr是信噪比。

tpc 5显示了在220ksps采样时，不同电源电压的信噪比（噪声+失真）与输入频率的关系图。芯片上的跟踪和保持可以容纳高达4.7兆赫的AD7898-3频率，高达3.6兆赫的AD7898-10，使AD7898的理想的子采样应用。

噪声

在a/d转换器中，噪声在直流应用中表现为码的不确定性，在交流应用中表现为噪声下限（例如在fft中）。在像AD7898这样的采样A/D转换器中，所有关于模拟输入的信息都出现在基带中，从直流到采样频率的一半。跟踪/保持的输入带宽超过奈奎斯特带宽，因此，在存在这样的信号的应用中，应该使用抗混叠滤波器去除输入信号中高于FS/ 2的不希望的信号。

tpc 6显示了使用ad7898进行的8192次dc输入转换的直方图。模拟输入设置在代码转换的中心。可以看出，几乎所有的代码都出现在一个输出箱中，这表明adc具有非常好的噪声性能。

转换器详细信息

AD7898是一种快速的12位单电源A/D转换器。它在单片机上为用户提供信号缩放、跟踪/保持、a/d转换器和串行接口逻辑功能。AD7898的A/D转换器部分由基于R 2R梯形结构的传统逐次逼近变换器组成。AD7898-10和AD7898-3上的信号标度允许部件分别处理±10 V和±2.5 V输入信号，同时从单个5 V电源操作。该部件需要外部2.5 V参考电压。零件的参考输入在芯片上缓冲。AD7898有两种工作模式，一种是使用片内振荡器的内部时钟模式，另一种是使用SCLK作为主时钟的外部时钟模式。后一种模式具有断电机制。这些模式将在“操作模式”一节中进行更详细的讨论。

AD7898的一个主要优点是，它在8导SOIC封装中提供了上述所有功能。与其他解决方案相比，这为用户提供了相当大的节省间距的优势。AD7898最大功耗仅为22.5兆瓦，使其成为电池供电应用的理想选择。

在模式0操作中，通过脉冲convst输入在ad7898上启动转换。在convst的下降沿上，片上track/hold从track切换到hold模式，开始转换序列。该部件的转换时钟是使用激光修剪时钟振荡器电路在内部生成的。AD7898的转换时间为3.3微秒，而安静时间为0.1微秒。为了从处于模式0的部件获得最佳性能，在转换期间不应进行读取操作。

在模式1操作中，由cs的下降沿在ad7898上启动转换。完成转换并访问转换结果需要16个sclk周期，之后时间cs可能会变高。在这种模式下，内部振荡器不是用作转换时钟，而是用作SCLK。在模式1中，最大SCLK频率为3.7 MHz，提供最小转换时间为4.33μs。在模式0中，在转换结束后的安静时间内不应启动另一转换。

这两种操作模式都允许部件以高达220 kHz的吞吐量运行，并达到数据表规范。

电路描述模拟输入部分

AD7898分为两种类型：AD7898-10，处理±10 V输入电压范围；AD7898-3，处理±2.5 V输入电压范围。

图2显示了AD7898-10和AD7898-3的模拟输入部分。AD7898-10的模拟输入范围为±10 V，输入电阻通常为30 kΩ。AD7898-3的模拟输入范围为±2.5 V，输入电阻通常为6 kΩ。这种输入是良性的，没有动态充电电流，因为电阻级之后是跟踪/保持放大器的高输入阻抗级。对于AD7898-10，r1=30 kΩ，r2=7.5 kΩ，r3=10 kΩ。对于AD7898-3，r1=r2=6.5 kΩ，r3开路。

对于AD7898-10和AD7898-3，设计的代码转换发生在连续lsb值（即1/2 lsb、3/2 lsb、5/2 lsb）之间的中间。…）。输出编码是2的补码二进制，lsb=fs/4096。对于AD7898-10 1 LSB=20/4096=4.88 mV。对于AD7898-3，1 LSB=5/4096=1.22 mV。

图3显示了当使用5 V的电源电压、5 V的电压和220 ksps的采样率时，不同模拟输入频率的THD与源阻抗的关系图。源阻抗对thd的影响很小，因为adc的输入部分采用了电阻阶梯结构。图4显示了在220 ksps采样时，不同电源电压的thd与模拟输入频率的关系图。

供电电压

采集时间

跟踪保持放大器在模式1操作的cs下降沿之后在下降的第14 sclk边缘进入其跟踪模式。跟踪保持放大器获取输入信号所需的时间取决于9.1pf采样电容充电的速度。在模拟输入端为零源阻抗的情况下，两个SCLK周期加上TQUIET始终足以将信号采集到12位电平。sclk频率为3.7mhz时，采集时间为2×（270ns）+tquiet。

使用以下公式计算所需的采集时间：tACQ = 10 × (RC)

其中r是跟踪和保持放大器回望输入时看到的电阻，例如，对于AD7898-10，r=3.75 kΩ；对于AD7898-3，r=3.25 kΩ。采样电容器的值为9.1 pf。理论采集时间AD7898-10为340纳秒，AD7898-3为295纳秒。这些理论值不包括部分中的tquiet或轨迹传播延迟，对于AD7898-10，典型值为520 ns，对于AD7898-3，典型值为450 ns。

典型接线图

图5显示了AD7898的典型连接图。接地引脚连接到系统的模拟接地平面。ref-in连接到从参考源ad780分离的2.5v电源。这为零件提供了模拟参考。AD7898连接到5V的VDD，串行接口连接到3V微处理器。AD7898的VDrive引脚连接到与微处理器相同的3V电源，以允许3V逻辑接口。AD7898的转换结果输出为一个16位字，四个前导零后跟12位结果的msb。对于涉及功耗的应用程序，应在转换或多次转换的脉冲之间使用断电模式，以提高电源性能。参见操作模式部分。

V驱动功能

AD7898具有VDrive功能。VDrive控制串行接口工作时的电压。VDrive允许ADC轻松连接到3 V和5 V处理器。例如，如果AD7898的VDD为5 V，并且VDrive引脚可以由3 V电源供电。AD7898具有良好的动态性能，其VDD为5V，同时仍能与3V数字部件接口。应注意确保VDRIVE不超过VDD超过0.3 V（见绝对最大额定值部分）。

轨道/保持段

AD7898模拟输入端上的跟踪/保持放大器允许ADC将满标度振幅的输入正弦波精确转换为12位精度。即使当ADC以其最大吞吐量率为220 kSPS（即，跟踪/保持可以处理超过112 kHz的输入频率）时，跟踪/保持的输入带宽大于ADC的奈奎斯特速率。跟踪/保持放大器在小于0.5微秒的时间内获得12位精度的输入信号。

跟踪/保持的操作对用户基本上是透明的。当处于工作模式0时，跟踪/保持放大器在转换开始时从其跟踪模式转到其保持模式（即convst的下降沿）。跟踪/保持的孔径时间（即外部convst信号和实际进入保持的跟踪/保持之间的延迟时间）通常为15ns。在转换结束时（最大值为3.3微秒之后），零件返回其跟踪模式。跟踪/保持放大器的采集时间从此时开始。

当在模式1下运行时，CS的下降沿将轨道和保持置于保持模式。在CS下降沿后的第14个SCLK下降沿上，跟踪和保持将回到轨道（见串行接口部分）。跟踪/保持放大器的采集时间从此时开始。

参考输入

对AD7898的参考输入在片上缓冲，最大参考输入电流为1μA。该部分用2.5 V基准输入电压指定。参考源中的错误将导致AD7898传输函数中的增益错误，并将添加到零件上指定的满标度错误中。适用于AD7898的参考源包括AD780和AD680精度为2.5V的参考源。

串行接口

AD7898的串行接口仅由三根电线组成：串行时钟输入（SCLK）、串行数据输出（SData）和CS/CONVST输入，具体取决于操作模式。

这使得一个易于使用的接口，大多数微控制器，数字信号处理器和移位寄存器。还有一个VDrive引脚，允许串行接口直接连接到独立于VDD的3V或5V处理器系统。串行接口操作在模式0和模式1操作中不同，取决于选择的模式。通电后，默认操作模式为模式0。要选择模式1操作，请参阅模式选择部分。模式0和模式1中的串行接口操作在操作模式部分中有详细说明。

操作模式模式0操作

图6中的时序图显示了在模式0下工作的AD7898，其中convst的下降沿开始转换并将跟踪/保持放大器置于其保持模式。在convst下降沿之后，转换完成最大3.3微秒，并且来自该转换的新数据在ad7898的输出寄存器中可用。读取操作访问此数据。此读取操作由16个时钟周期组成，此读取操作的长度将取决于串行时钟频率。对于最快的吞吐率（串行时钟为15 MHz，5 V操作），读取操作将需要1.066微秒。一旦读取操作完成，应在convst的下一个下降沿之前允许所需的安静时间，以便在下一个转换开始之前优化轨道/保持放大器的设置。可以使用小于15mhz的串行时钟，但这将反过来意味着吞吐量时间将增加。

读取操作包括16个串行时钟脉冲到AD7898的输出移位寄存器。在16个串行时钟脉冲之后，移位寄存器被重置，sdata线被三次声明。如果在第16个时钟之后有更多的串行时钟脉冲，移位寄存器将在其复位状态之后移动。然而，移位寄存器将在convst信号的下降沿上再次复位，以确保在每个转换周期之后部件返回到已知状态。因此，输出寄存器的读取操作不应跨越convst的下降沿，因为输出移位寄存器将在读取操作的中间被重置，并且返回到微处理器的数据将显示为无效。

图7显示了模式0下对AD7898的读取操作的时序图。串行时钟输入（SCLK）为串行接口提供时钟源。串行数据从该时钟下降沿上的sdata线打卡，并根据所使用的sclk频率在sclk上升沿和下降沿上有效。在SCLK的上升沿和下降沿上具有数据有效性的优点是，它给用户在连接到部件上的更大的灵活性，并允许容纳更宽范围的微处理器和微控制器接口。这也解释了图中引用的两个计时数字t4和t5。

时间t4指定在sclk的下降沿之后多久，下一个数据位变为有效，而时间t5指定在sclk的下降沿之后多久，当前数据位是有效的。第一个前导零在SCLK的第一个上升沿上计时。注意，即使在t4为其他比特指定了数据访问时间，第一前导零在sclk的第一下降沿上也是有效的（参见时序规范）。第一个位比其他位计时快的原因是部件的内部结构。必须为部件提供16个时钟脉冲，以获得完整的转换结果。AD7898提供四个前导零，后跟以msb（db11）开头的12位转换结果。最后一个在第十五个下降时钟边缘上计时的数据位是lsb（db0）。在sclk的第16个下降沿上，lsb（db0）将在指定的时间内有效，以允许在sclk的下降沿上读取位，然后sdata线被禁用（三个状态）。在最后一个位被打卡后，SCLK输入应返回低电平并保持低电平，直到下一个串行数据读取操作。如果在第16个时钟之后有额外的时钟脉冲，则AD7898将重新启动，从其输出寄存器输出数据，并且即使时钟停止，数据总线也不再是3个状态。如果串行时钟在convst的下一个下降沿之前已停止，则ad7898将继续正常工作，并在convst的下降沿上重置输出移位寄存器。但是，当convst变低时，sclk线必须为低，以便正确重置输出移位寄存器。

在串行读取操作期间，16串行时钟输入不必连续。16位数据（4个前导零和12位转换结果）可以从ad7898中以字节数读取。

AD7898对串行时钟边缘进行计数，以知道输出寄存器中的哪个位应放在SData输出上。为了确保部件不会失去同步，只要SCLK线较低，串行时钟计数器将在convst输入的下降沿上重置。用户应确保SCLK线在转换结束前保持低位。转换完成后，输出寄存器将加载新的转换结果，并可从16个时钟周期的SCLK的ADC中读取。

模式1操作

图8中的时序图显示了在模式1下工作的AD7898。串行时钟提供转换时钟，并在转换期间控制来自ad7898的信息传输。

CS启动数据传输和转换过程。CS的下降沿使轨道和保持进入保持模式，使总线脱离三种状态，此时对模拟输入进行采样。转换也在此时启动，需要16个SCLK周期才能完成。在第14个SCLK下降沿上，轨道和保持将返回轨道。在16号SCLK下降沿上，SData线将回到三态。如果CS的上升沿出现在16个SCLK经过之前，则转换将终止，SData线将返回到三种状态，否则SData将返回到第16个SCLK下降沿上的三种状态，如图8所示。

执行转换过程和从AD7898访问数据需要16个串行时钟周期。cs变低提供第一个前导零，由微控制器或dsp读入。剩余的数据然后由从第二前导零开始的后续sclk下降沿进行时钟输出，因此串行时钟上的第一下降沿具有提供的第一前导零，并且还对第二前导零进行时钟输出。数据传输中的最后一位在第16个下降沿上有效，并在前一个（第15个）下降沿上打卡。也可以读入每个sclk上升沿上的数据，尽管在cs下降沿之后的第一个sclk下降沿上仍必须读取第一个前导零。因此，如果应用程序要求在每个上升沿上读取数据，则在cs下降沿之后的sclk的第一上升沿将提供第二前导零，而第15上升沿将提供db0。

模式选择

通电后，AD7898的默认操作模式为模式0。该部件将继续在模式0操作部分中概述的模式0下操作，前提是在转换时间期间和convst低时，sclk边缘未应用于ad7898。如果SCLK边缘在转换过程中应用于AD7898，并且在转换过程中处于低位

模式0，部件将切换到模式1中操作，如图9所示。串行接口现在将按模式1操作部分所述操作。如果CS处于低位，AD7898将从模式1返回模式0操作，然后在CS处于低位时，在不提供任何SCLK边缘的情况下返回高位（见图10）。如果在模式1中，当cs处于低电平时，任何sclk边缘被应用到设备，则该部件将保持在模式1中，并且可以或不可以进入由应用的sclk数量决定的断电模式，请参阅断电模式部分。

如果部件在模式0下运行，并且在convst低时SCLK线上发生故障，则部件将进入模式1，并且convst低启动的转换将终止。部件现在将在模式1下运行，但模式0信号仍将从处理器应用。当CS变低且未应用SCLK时，部件将恢复到模式0操作。这样可以避免由于SCLK线路上的故障而意外改变模式。

断电模式

只有在模式1运行时才能进入断电模式。此模式用于需要较低吞吐量速率的应用中；在每次转换之间，adc断电，或者可以在高吞吐量速率下执行一系列转换，并且在这些多次转换的突发之间，adc断电的持续时间相对较长。当AD7898断电时，所有模拟电路都断电。

一旦CS在SCLK的这个窗口中被调高，则部件将进入断电状态，由CS下降沿启动的转换将终止，SData将返回到三种状态。

为了退出该操作模式，并且再次对AD7898供电，则执行虚拟转换。在cs的下降沿上，设备将开始通电，并且只要cs保持在低位，设备将继续通电，直到第11个sclk的下降沿之后。一旦经过16个SCLK，设备将完全通电，下一次转换将产生有效数据，如图12所示。如果CS在SCLK的第11个下降沿之前升高，AD7898将重新断电。这可避免由于CS线路故障或CS低时8个SCLK周期的意外突发而意外通电。因此，尽管该设备可能在cs的下降沿开始通电，但只要在第11个sclk下降沿之前发生，它将在cs的上升沿再次断电。

通电时间

AD7898的通电时间通常为4.33微秒，这意味着当SCLK的任何频率高达3.7 MHz时，一个虚拟周期将始终足以使设备通电。一旦虚拟周期完成，ADC将完全通电，并正确获取输入信号。从虚拟转换后总线返回到三种状态的点到下一个下降的cs边缘，仍然必须允许安静时间tquiet。

当在任何SCLK频率下从断电模式通电时，虚拟循环足以通电设备并完全获取车辆识别号；并不一定意味着必须始终经过16个SCLK的完整虚拟循环才能通电设备并完全获取车辆识别号。4.33微秒足以启动设备并完全获取车辆识别码。例如，如果将1 mhz sclk频率应用于adc，则周期时间将为16微秒。

在一个16微秒的虚拟循环中，部件将通电并完全获取车辆识别号。然而，在4.33微秒后，使用1 MHz SCLK时，将仅经过4个SCLK周期。在这个阶段，adc将完全通电并获取信号。因此，在这种情况下，在第11次sclk下降边缘后cs可以升高，而在tquiet后cs可以再次降低，以启动新的转换。

模式0操作的微处理器/微控制器接口

AD7898提供一个3线串行接口，可用于连接到DSP处理器和微控制器的串行端口。图13到16显示了AD7898与许多不同的微控制器和数字信号处理器的接口。AD7898接受一个外部串行时钟，因此，在这里所示的所有接口中，处理器/控制器被配置为主机，提供串行时钟，而AD7898被配置为系统中的从机。AD7898没有忙信号，因此，在convst变低后，读取操作应定时到3.3微秒。

8x51/l51至ad7898接口

图13显示了AD7898和8x51/l51微控制器。8x51/l51配置为其模式0串行接口模式。该图显示了接口的最简单形式，其中AD7898是连接到8X51/L51串行端口的唯一部件，因此不需要对串行读取操作进行解码。

要在多个设备连接到8x51/l51串行端口的系统中芯片选择AD7898，可以使用配置为8x51/l51并行端口之一的输出的端口位来接通或断开AD7898的串行时钟。此端口位上的一个简单和功能以及8x51/l51的串行时钟将提供此功能。端口位应为高以选择AD7898，未选择时为低。

在读取操作期间，AD7898首先输出msb，而8xl51则首先输出lsb。因此，在AD7898的正确数据格式出现在累加器中之前，需要重新排列读入串行缓冲器的数据。

来自8x51/l51的串行时钟频率被限制为明显低于ad7898可以工作的允许输入串行时钟频率。因此，从部件读取数据的时间实际上要比部件的转换时间长。这意味着当与8x51/L51一起使用时，AD7898不能运行在其最大吞吐率上。

68HC11/L11至AD7898接口

AD7898和68HC11/L11微控制器之间的接口电路如图14所示。对于所示接口，使用68L11 SPI端口，并且68L11配置为其单片机模式。68L11在主模式下配置，其cpol位设置为逻辑零，其cpha位设置为逻辑一。与前面的接口一样，该图显示了接口的最简单形式，其中ad7898是连接到68l11的串行端口的唯一部分，因此，不需要对串行读取操作进行解码。

再次，要在多个设备连接到68HC11串行端口的系统中芯片选择AD7898，可以使用配置为68HC11并行端口之一的输出的端口位来开启或关闭到AD7898的串行时钟。此端口位上的一个简单和函数以及68L11的串行时钟将提供此功能。端口位应为高以选择AD7898，未选择时为低。

68HC11/L11的串行时钟速率被限制为明显小于AD7898可以工作的允许输入串行时钟频率。因此，从部件读取数据的时间实际上要比部件的转换时间长。这意味着当与68 HC11/L11一起使用时，AD7898不能以其最大吞吐量速率运行。

ADSP-2103/ADSP-2105至AD7898接口

AD7898与ADSP-2103/ADSP-2105数字信号处理器之间的接口电路如图15所示。在所示的接口中，从ADSP-2103/ADSP-2105的SPORT1串行端口输出的RFS1用于在ADSP-2103/ADSP-2105的串行时钟（SCLK1）应用于AD7898的SCLK输入之前对其进行选通。RFS1输出配置为高电平运行。该接口确保AD7898串行时钟输入的时钟不连续，仅提供16个串行时钟脉冲，数据传输之间AD7898的串行时钟线保持低电平。在convst变低后，读取操作应计时为3.3微秒。来自AD7898的SData线连接到ADSP-2103/ADSP-2105串行端口的DR1线。

adsp-2103/adsp-2105的sclk1和rfs1输出之间的时序关系使得sclk1的上升沿和有源高rfs1的上升沿之间的延迟高达30ns。还要求在SCLK1下降边缘前10 ns设置数据，以便ADSP-2103/ADSP-2105正确读取。AD7898的数据访问时间是从其SCLK输入的上升沿开始的t4（5V）。假设通过外部和栅极的传输延迟为10ns，则adsp-2105的sclk1输出的高时间必须≥（30+60+10+10）ns，即≥110ns。

这意味着图15的接口可以工作的串行时钟频率被限制在4.5mhz。然而，还有一种替代方法允许adsp-2105sclk1以5mhz（sclk1输出的最大串行时钟频率）运行。当由于rfs信号和ad7898的数据访问时间的组合延迟而不能保证来自ad7898的数据流的第一个前导零被计时到adsp-2105时，发生这种安排。在大多数情况下，这是可以接受的，因为仍然有三个前导零后跟12个数据位。

另一种替代方案是配置adsp-2103/adsp-2105，使其接受外部非连续串行时钟。在这种情况下，提供外部非连续串行时钟，驱动adsp2103/adsp-2105和ad7898的串行时钟输入。在该方案中，串行时钟频率被ad7898限制在15mhz。

DSP56002/L002至AD7898接口

图16显示了AD7898和DSP56002/L002 DSP处理器之间的接口电路。DSP56002/L002配置为带门控时钟的正常模式异步操作。它还设置为16位字，SCK作为门控时钟输出。在此模式下，DSP56002/L002以串行读取操作向AD7898提供16个串行时钟脉冲。由于DSP56002/L002假定SCK的第一个下降沿上有有效数据，因此接口仅为2线，如图16所示。

模式1的微处理器接口

模式1的AD7898上的串行接口允许部件直接连接到许多不同的微处理器。本节说明如何将AD7898与一些更常见的微控制器和用于模式1操作的DSP串行接口协议进行接口。

tms320c5x/c54x至ad7898接口

在tms320c5x/c54x上的串行接口使用连续的串行时钟和帧同步信号将数据传输操作与ad7898等外围设备同步。cs输入允许在tms320c5x/c54x和ad7898之间轻松接口，无需任何胶水逻辑。tms320c5x/c54x的串行端口被设置为在突发模式下与内部clkx（tx串行时钟）和fsx（tx帧同步）一起工作。串行端口控制寄存器（spc）必须具有以下设置：fo=0、fsm=1、mcm=1和txm=1。为了在ad7898上实现掉电模式，可以将格式位fo设置为1以将字长设置为8位。

连接图如图17所示。需要注意的是，对于信号处理应用，来自tms320c5x/c54x的帧同步信号必须提供等距采样。AD7898的VDrive引脚采用与tms320c5x/c54x相同的电源电压。这允许ADC在高于串行接口（如有必要，即tms320c5x/c54x）的电压下工作。

AD7898至ADSP-21xx接口

ADSP-21xx系列DSP直接连接到AD7898不需要任何粘合逻辑。AD7898的VDrive引脚采用与ADSP-21xx相同的电源电压。这允许adc在高于串行接口（如adsp-21xx）的电压下工作（如有必要）。

运动控制寄存器的设置如下：

tfsw=rfsw=1，交替帧

invrfs=invtfs=1，有效低帧信号

dtype=00，右对齐数据

slen=1111，16位数据字

ISCLK=1，内部串行时钟

tfsr=rfsr=1，每字帧irfs=0，itfs=1。

要实现掉电模式，slen应设置为1001以发出8位sclk突发。

连接图如图18所示。ADSP-21XX将运动的TFS和RFS连接在一起，TFS设置为输出，RFS设置为输入。dsp以交替帧模式工作，运动控制寄存器如所述设置。在tfs上生成的帧同步信号与cs相连，并且对于所有的信号处理应用来说，等距采样是必要的。然而，在本例中，定时器中断用于控制adc的采样率，并且在某些情况下，可能无法实现等距采样。

定时器寄存器等被加载一个值，该值将在所需的采样间隔提供中断。当接收到中断时，用tfs/dt（adc控制字）发送一个值。tfs用于控制rfs，从而读取数据。串行时钟的频率在SCLKDIV寄存器中设置。当给出用tfs传输的指令（即ax0=tx0）时，检查sclk的状态。在开始传输之前，dsp将等待sclk变高、变低和变高。如果选择的定时器和sclk值使得要发送的指令发生在sclk的上升沿上或附近，则可以发送数据，或者可以等到下一个时钟边缘。

例如，adsp-2111的主时钟频率为16兆赫。如果SCLKDIV寄存器加载值3，则获得2 MHz的SCLK，并且每1个SCLK周期将经过8个主时钟周期。如果定时器寄存器加载值803，则在中断之间以及随后在发送指令之间将发生100.5 sclk。当发送指令发生在SCLK边缘时，这种情况将导致非等距采样。如果中断之间的sclk数是n的整数，则由dsp实现等距采样。

AD7898至DSP56XXX接口

图19中的连接图显示了AD7898如何连接到摩托罗拉DSP56XXX系列DSP的SSI（同步串行接口）。ssi在同步模式下运行（crb中的syn位=1），tx和rx的内部生成的1位时钟周期帧同步（crb中的fsl1=1和fsl0=0）。通过在CRA中设置位WL1=1和WL0=0，将字长设置为16。为了在AD7898上实现掉电模式，可通过在CRA中设置位WL1=0和WL0=0将字长更改为8位。应注意，对于信号处理应用，来自DSP56XXX的帧同步信号必须提供等距采样。AD7898的VDrive引脚采用与DSP56XXX相同的电源电压。这允许adc在高于串行接口（如DSP56XXX）的电压下工作（如有必要）。

AD7898至68HC16-ic/" title="MC68HC16">MC68HC16接口

68HC16-ic/" title="MC68HC16">MC68HC16上的串行外围接口（SPI）配置为主模式（MSTR=1）、时钟极性位（CPOL）=1和时钟相位位（CPHA）=0。SPI通过写入SPI控制寄存器（SPCR）进行配置（参见68HC16用户手册）。当SPCR寄存器中的SIZE位设置为SIZE=1时，串行传输将作为16位操作进行。以实现8位传输集大小为0的断电模式。连接图如图20所示。AD7898的VDrive引脚采用与68HC16-ic/" title="MC68HC16">MC68HC16相同的电源电压。如有必要，这允许adc在高于串行接口（即68HC16-ic/" title="MC68HC16">MC68HC16）的电压下工作。