FM24C04B 4-Kbit（512-x8）系列（I2C）F-RAM

特征 ：逻辑上4-Kbit铁电随机存取存储器（F-RAM）按512×8组织高耐久性100万亿（1014）读/写151年数据保留期（见数据保留和耐久表）NoDelay™写入先进的高可靠性铁电工艺快速2线串行接口（I2C）高达1兆赫的频率串行（I2C）EEPROM的直接硬件替换支持100 kHz和400 kHz的传统计时低功耗100μA 100 kHz时的有功电流4μA（典型）备用电流电压操作：VDD=4.5 V至5.5 VAEC-Q100 3级合格工业温度：–40℃至+85℃？？8针小外形集成电路（SOIC）封装符合有害物质限制（RoHS）

功能描述 ：FM24C04B是一种4-Kbit非易失性存储器，采用先进的铁电工艺铁电随机存取存储器或F-RAM是非易失性的，执行读写操作类似于公羊它提供了151年的可靠数据保留在消除复杂性、开销和系统级别的同时eeprom等非易失性引起的可靠性问题。与eeprom不同，FM24C04B在公车速度。不会造成写入延迟。数据写入每个字节成功后的内存数组转移到设备上。下一个公交循环可以开始了不需要数据轮询。此外，该产品还提供与其他非易失性相比，具有相当大的写持久性回忆。

此外，F-RAM在写操作期间显示出更低的功耗因为写入操作不需要内部写入电路的电源电压升高FM24C04B能够支持1014个读/写周期，即1亿个写周期比eeprom多倍。这些功能使FM24C04B成为非易失性的理想选择需要频繁或快速写入的内存应用程序。示例包括数据日志记录，其中周期对于要求工业控制来说是至关重要的EEPROM的长写时间会导致数据丢失。这个功能组合允许更频繁的数据写入减少系统开销。FM24C04B为串行（I2C）EEPROM作为硬件替换。装置规格符合AEC-Q100标准，并保证工业温度范围为-40℃至+85℃。

功能概述 ：FM24C04B是一个串行F-RAM存储器内存数组逻辑组织为512×8位，并使用工业标准I2C接口的功能操作F-RAM类似于串行（I2C）EEPROM主要区别在FM24C04B和串行（I2C）EEPROM之间同样的引脚分配是f-ram优越的写性能，高持久性，低功耗。存储器结构当访问FM24C04B时，用户地址为512每个8个数据位的位置这八个数据位移位连续进出使用I2C访问地址协议，包括一个从机地址（用于区分其他非存储器设备），页地址位和字地址。字地址由8位组成，指定256个地址页面地址是1位，所以有2页256个地点。9位的完整地址指定每个字节地址唯一。存储器操作的访问时间基本上为零，超过串行协议所需的时间。也就是说存储器以I2C总线的速度读取或写入不像串行（I2C）EEPROM，无需轮询设备就绪状态，因为写入以总线速度发生到…的时候一个新的总线事务可以转移到设备中，写入操作完成这在接口部分。注意，FM24C04B不包含电源管理除简单的内部通电复位外的电路它是用户确保VDD在数据表内的责任防止错误操作的公差。I2C接口FM24C04B采用双向I2C总线协议，使用很少的针或板空间图2展示了一个典型的系统基于单片机的FM24C04B配置系统。工业标准I2C总线为许多用户所熟悉但在这一节中有描述。按照惯例，向总线发送数据的任何设备当此数据的目标设备是接收器时的发射器。控制总线的设备是主设备主人负责为所有操作生成时钟信号。总线上任何被控制的设备都是从机这个FM24C04B始终是从设备。总线协议由sda和SCL信号有四个条件包括开始，停止，数据位或确认。

停止条件（P）当总线主驱动器驱动SDA时，指示停止状态SCL信号高时从低到高所有操作使用FM24C04B应以停止状态结束。如果操作正在进行当断言停止时将被中止为了断言停止条件。启动条件当总线主驱动器驱动SDA时，指示启动条件SCL信号高时从高到低所有命令前面应该有一个开始条件进程可以通过在任何时间使用启动条件中止操作将准备就绪用于新操作的FM24C04B。如果在运行期间，电源低于规定值VDD最小值，系统应在去做另一个。

数据/地址传输所有数据传输（包括地址）在SCL信号高除上述三种情况外以上，当SCL高时，SDA信号不应改变。确认/不确认确认发生在第8个数据位在任何交易中转移。在此状态下，发射器应释放SDA总线以允许接收器驱动它。这个接收器驱动SDA信号低，以确认收到字节如果接收器未将SDA驱动低，则是“否”确认，操作被中止。接受者会因为两个不同的原因而不承认。首先是字节传输失败。在这种情况下，不承认停止当前操作，以便设备可以再次致辞这允许在通信错误事件。第二，也是最常见的，接收者不承认故意结束手术例如，在读取期间操作时，FM24C04B将继续将数据放在总线只要接收器发送确认（和时钟）。当读取操作完成且不需要更多数据时，接收器不能确认最后一个字节。如果接收器确认最后一个字节，这将导致FM24C04B尝试在下一个时钟上驱动总线，而主机是发送新命令，如stop。

存储器操作FM24C04B的设计工作方式非常相似其他I2C接口存储器产品主要区别由于F-RAM具有更高的性能写入能力技术这些改进导致了一些差异在FM24C04B和类似配置的EEPROM之间写的时候写入和读取的完整操作解释如下。写操作所有的写入都以从地址开始，然后是字地址这个总线主机通过设置从地址（r/w位）到“0”。寻址后，总线主机将每个字节的数据发送到存储器和存储器生成确认条件。任意数量的序列可以写入字节如果到达地址范围的末尾在内部，地址计数器将从1FH包装到000h。与其他非易失性存储技术不同，没有F-RAM的有效写入延迟。从读写开始底层内存的访问时间是相同的，用户在公共汽车上毫不耽搁整个记忆周期在少于单个总线时钟的时间内发生因此，任何包括读或写的操作可以紧接着发生。确认轮询，一种与eeprom一起使用的技术确定写入是否完成是不必要的，而且总是返回就绪状态。在内部，在第8个数据位转移。它将在确认发送之前完成。因此，如果用户希望在不更改内存内容，这应该使用start或stop来完成第8个数据位之前的条件FM24C04B不使用页面缓冲。内存阵列可以使用WP pin进行写保护。将WP引脚设置为高状态（VDD）将进行写保护所有地址。FM24C04B不确认数据字节写入受保护地址的。另外，地址如果尝试写入这些内容，计数器将不会递增地址将WP设置为低状态（VSS）将禁用写入保护可湿性粉剂在内部被拉下。

读取操作有两种基本类型的读取操作它们是最新的地址读取和选择性地址读取在当前地址中读取，FM24C04B使用内部地址锁存器供电较低的8个地址位在选择性读取中，用户执行将这些较低地址位设置为特定值的过程。当前地址和顺序读取如上所述，FM24C04B使用内部闩锁为读取操作提供较低的8位地址电流地址读取使用地址锁存器中的现有值作为读取操作的起始位置。系统从紧接着上次操作的地址。要执行当前地址读取，总线主设备提供LSB设置为“1”的从属地址。这表示读取请求操作。从机地址中的页选择位指定用于读取操作的内存块。在收到完整的从机地址后，FM24C04B将在下一个时钟开始从当前地址移出数据。当前地址是从地址的位内部地址锁存器中的8位。从当前地址开始，总线主机可以读取任何字节数。因此，顺序读取只是一个电流通过多字节传输读取地址。在每个字节之后内部地址计数器将递增。注意每次总线主服务器确认一个字节时指示FM24C04B应读取下一个顺序字节。

有四种方法可以正确终止读取操作。如果未能正确终止读取，很可能会创建一个总线当FM24C04B试图读出附加的数据到总线上四种有效方法是：1.总线主控在9点钟发出一个禁止应答在第10个时钟周期内循环和停止如图所示下面的图表这是首选。2.总线主控在9点钟发出一个禁止应答在10号开始循环。3.巴士主控在第九个时钟周期内发出停止指令。4.总线主控在第9个时钟周期发出启动。如果内部地址达到1FH，它将环绕到000h在下一个读取周期。下面的图9和图10显示了当前地址读取的正确操作。

选择性（随机）读取有一种简单的技术允许用户随机选择地址位置作为读取操作的起点这个包括使用写操作的前两个字节设置后跟后续读取操作的内部地址。为了执行选择性读取，总线主设备发送从设备LSB（R/W）设置为0的地址指定写入操作。根据写协议，总线主机发送加载到内部地址锁存器在FM24C04B确认单词后地址，总线主机发出启动条件这将同时中止写入操作并允许读取将从机地址LSB设置为“1”时发出的命令。操作现在是读取当前地址。

耐力FM24C04B内部运行，具有读取和恢复功能机制。因此，耐久性循环适用于读或写循环内存结构基于行和列的数组每次读或写访问都会导致一整排的耐力循环在FM24C04B中，一行是64有点宽每8字节的边界标志着一个新的通过频繁地确保访问的数据位于不同的行中。无论如何，F-RAM在1兆赫的频率下，读写耐久性实际上是无限的I2C速度即使每秒有3000次访问同一行，10年后，1万亿个耐力周期才会出现。