W9816G6IH是一种高速同步动态随机存取存储器（SDRAM）

一般说明

W9816G6IH是一种高速同步动态随机存取存储器（SDRAM），组织为512K字×2个银行×16位。 W9816G6IH可提供高达200M字的数据带宽

第二。对于不同的应用，W9816G6IH分为以下速度等级：-5 / -6 / -6I / -6A / -

7和-7I。 -5个部件可以运行高达200MHz / CL3或143MHz / CL2。 -6 / -6I / -6A部件最多可以运行

166MHz / CL3（-6I工业级，-6A汽车级，保证支持-40°C~85°C）。 -7 / -7I部件可以运行高达143MHz / CL3（-7I等级，保证支持-40°C~85°C）。

对SDRAM的访问是面向突发的。一页中的连续内存位置可以是当ACTIVE选择存储体和行时，以1,2,4,8或整页的突发长度访问命令。列地址由SDRAM内部计数器以突发方式自动生成操作。通过在每个时钟周期提供其地址，也可以进行随机列读取。该多个存储区性质使得内部存储体之间的交错能够隐藏预充电时间。

通过可编程模式寄存器，系统可以改变突发长度，延迟周期，交错或顺序突发以最大化其性能。 W9816G6IH非常适合主存高性能应用。

2.特点

3.3V±0.3V电源，适用于-5 / -6 / -6I / -6A速度等级

2.7V~3.6V电源适用于-7 / -7I速度等级

524,288字x 2银行x 16位组织

自刷新电流：标准和低功耗

CAS延迟：2和3

突发长度：1,2,4,8和整页

突发读取，单写模式

字节数据由LDQM，UDQM控制

自动预充电和受控预充电

4K刷新周期/ 64 mS

接口：LVTTL

采用50引脚，400 mil TSOP II封装，采用符合RoHS标准的无铅材料

功能说明上电和初始化未指定模式寄存器的默认上电状态。以下通电和需要遵循初始化序列以保证设备为每个用户预处理上电时的特定需求，所有V CC和V CCQ引脚必须同时上升到当输入信号保持在“NOP”状态时的指定电压。上电电压一定不能在任何输入引脚或V CC电源上超过V CC + 0.3V。上电后，初始暂停时间为200μS需要使用预充电命令对所有库进行预充电。防止数据在上电期间DQ总线上的争用，要求DQM和CKE引脚保持高电平在最初的暂停期间。一旦所有银行都预先充电，模式寄存器设置必须发出命令以初始化模式寄存器。另外八个自动刷新周期在编程模式寄存器之前或之后还需要（CBR）以确保适当的后续操作操作。

编程模式寄存器初始上电后，必须发出模式寄存器设置命令才能正常工作。所有存储体必须处于预充电状态，并且CKE必须至少在模式之前的一个周期内保持高电平可以发出注册集命令。模式寄存器设置命令由低电平激活RAS，CAS，CS和WE的信号位于时钟的上升沿。地址输入数据在此循环期间定义要设置的参数，如模式寄存器操作表中所示。一个一旦延迟等于t RSC，就可以在模式寄存器设置命令之后发出新命令已经过去了。

银行激活命令必须先应用Bank Activate命令，然后才能执行任何读或写操作。该操作类似于EDO DRAM中的RAS激活。银行激活时的延迟命令应用于第一次读取或写入操作可以开始时不得小于RAS到CAS延迟时间（t RCD）。一旦银行被激活，它必须在另一家银行之前预先充电激活命令可以发给同一个银行。连续之间的最小时间间隔Bank激活命令到同一个bank由设备的RAS循环时间（t RC）决定。交错的Bank激活命令之间的最小时间间隔（Bank A到Bank B和Vice B.反之亦然）是银行到银行的延迟时间（t RRD）。每个银行可以保持活动的最长时间是指定为t RAS（最大）。读写访问模式激活存储库后，可以执行读取或写入循环。这是通过设置完成的在最小t RCD延迟之后，RAS为高电平且CAS在时钟上升沿处为低电平。

WE引脚电压等级定义访问周期是读操作（WE高）还是写操作（WE低）。该地址输入确定起始列地址。读取或写入一个不同的行激活的银行要求银行预先充值并发出新的银行激活命令。什么时候激活多个存储区，可以进行交错存储区读或写操作。通过使用编程的突发长度和交替多个之间的访问和预充电操作银行，可以实现许多不同页面之间的无缝数据访问操作。读或写命令也可以在每个时钟周期发布到同一个存储区或活动存储区之间突发读命令通过在保持时将逻辑低电平应用于CS和CAS来启动突发读取命令RAS和WE在时钟的上升沿处处于高位。地址输入确定起始列爆发的地址。

模式寄存器设置突发类型（顺序或交错）和突发模式寄存器设置周期内的长度。在下一页中解释交织模式和序列模式的地址序列。突发写命令通过向CS，CAS和WE应用逻辑低电平来启动突发写入命令在时钟的上升沿保持RAS为高电平。地址输入确定起始列地址。必须在同一时钟周期的DQ引脚上施加第一个突发写周期的数据发出写命令。其余的数据输入必须在每个后续提供时钟上升沿，直到突发长度完成。突发完成后提供给DQ引脚的数据将被忽略。

读取中断读取突发读取可能被另一个读取命令中断。当前一次爆发中断时，其余地址被具有完整突发长度的新读地址覆盖。数据从第一个Read命令继续出现在输出上，直到CAS Latency来自中断读命令就满足了。

读写中断要使用写命令中断突发读取，可能需要DQM来放置DQ（输出处于高阻抗状态的驱动器）以避免DQ总线上的数据争用。如果是Read命令在写操作的第一和第二时钟周期发出数据，需要DQM来确保DQ是三态的。在此之后，写命令将控制DQ总线和DQM不再需要屏蔽。

写入中断写入在通过另一个写命令完成突发之前，可以中断突发写入。当。。。的时候先前的突发被中断，其余地址被新地址和数据覆盖将被写入器件，直到满足编程的脉冲串长度。

写入被读取中断读命令将在与Read相同的时钟周期内中断突发写操作命令已激活。 DQ必须在至少一个周期之前处于高阻抗状态输出上会出现新的读数据，以避免数据争用。当Read命令是激活后，突发写周期中的任何残留数据都将被忽略。

突发停止命令突发停止命令可用于终止现有突发操作但离开银行如果突发长度已满，则打开将来的读或写命令到活动库的同一页面页。 在其他突发长度操作期间使用突发停止命令是非法的。 突发停止命令的定义是使RAS和CAS高电平，CS和WE在上升沿低电平时钟。 数据DQ在延迟后进入高阻抗状态，等于CAS突发读取周期的延迟，由突发停止中断。 如果在a期间发出突发停止命令全页突发写入操作，然后将忽略来自突发写入周期的任何残余数据。

寻址顺序模式的顺序通过增加输入的列地址的地址来执行列访问装置。 干扰地址由突发长度变化

自动预充电命令如果在发出读或写命令时A10设置为高电平，则自动预充电功能为进入。在自动预充电期间，读命令将正常执行，除了所有突发读取周期完成之前，有效存储区将自动开始预充电。无论突发长度如何，它都将在计划结束之前开始一定数量的时钟爆发周期。时钟数由CAS延迟确定。在整个脉冲串之前，不能中断具有自动预充电功能的读或写命令操作完成。因此，禁止使用读，写或预充电命令具有自动预充电的读或写周期。一旦预充电操作开始，银行就不能重新激活，直到满足预充电时间（t RP）。自动预充电命令的问题是如果将突发设置为整页长度，则非法。如果在发出写命令时A10为高电平，则写入启动自动预充功能。 SDRAM自动进入预充电操作从最后一个突发写周期开始的两个时钟延迟。该延迟称为写入t WR。银行在满足t WR和t RP之前，不能重新激活自动预充电。这被称为t DAL，数据输入到有效延迟（t DAL = t WR + t RP）。使用自动预充电命令时，间隔Bank Activate Command和内部预充电操作之间的必须满足t RAS（min）。

预充电命令预充电命令用于预充电或关闭已激活的库。该当CS，RAS和WE为低电平且CAS为高电平时，进入预充电命令时钟的边缘。预充电命令可用于单独或全部预充电银行同时。地址位A10和BA用于定义哪个存储区发出命令时预先充电。发出预充电命令后，预充电必须先重新激活bank，然后才能执行新的读取或写入访问。之间的延迟预充电命令和激活命令必须大于或等于预充电时间（t RP）。

自刷新命令自刷新命令通过使WE，CS，RAS，CAS和CKE保持低电平来定义在时钟的上升沿处高。在发出自刷新命令之前，所有存储区必须处于空闲状态。注册命令后，必须将CKE保持为低电平以使器件保持自刷新模式。当SDRAM进入自刷新模式时，除CKE外的所有外部控制信号都是禁用。在自刷新操作期间内部禁用时钟以节省功耗。该设备将退出CKE后退出自刷新操作。可以发出任何后续命令在自刷新命令结束后的T XSR之后。如果在正常操作期间，自动刷新循环以突发方式发出（而不是均匀地发出）分布式），应在进入和刚刚完成之前完成2,048个自动刷新周期的突发退出自刷新模式后。

掉电模式通过将CKE保持为低电平来启动掉电模式。除了CKE之外的所有接收器电路都是关闭以降低功率。掉电模式不执行任何刷新操作;因此，器件不能保持在掉电模式下长于刷新周期（t REF）的时间设备。通过将CKE置为高电平退出掉电模式。当CKE变高时，无操作在下一个时钟上升沿需要命令，具体取决于t CK。输入缓冲区需要使用CKE保持高电平的时间等于t CKS（min）+ t CK（min）。没有操作命令当SDRAM处于空闲或等待状态时，应使用无操作命令防止SDRAM在操作之间注册任何不需要的命令。没有操作当CS为低电平时命令被注册，RAS，CAS和WE在上升沿保持高电平时钟。 No Operation Command不会终止仍在执行的先前操作，例如突发读或写周期。

取消选择命令取消选择命令执行与无操作命令相同的功能。取消当CS变高时，命令发生，RAS，CAS和WE信号变得无关紧要。时钟暂停模式在正常访问模式期间，CKE必须保持高电平才能启用时钟。 当CKE注册不足时当至少有一个存储体处于活动状态时，进入时钟挂起模式。

时钟暂停模式取消激活内部时钟并暂停当前正在执行的任何时钟操作。在CKE低电平的登记和SDRAM的时间之间存在一个时钟延迟操作暂停。 在时钟挂起模式下，SDRAM忽略任何新的命令发行。 将CKE置为高电平，退出时钟挂起模式。 存在一个时钟周期延迟从CKE返回高电平到退出时钟暂停模式时。

笔记：

1.超出“绝对最大额定值”的操作可能会对设备造成永久性损坏。

2.所有电压均以V SS为参考。

•2.7V~3.6V电源，适用于-7 / -7I速度等级。

•3.3V±0.3V电源，适用于-5 / -6 / -6I / -6A速度等级。这些参数取决于循环速率，列出的值是以循环速率测量的

t CK和t RC的最小值。这些参数取决于输出负载条件。 使用指定的值获得输出开放。

5.上电顺序请参考前面描述的“功能描述”部分。

6.交流测试负载图。

t HZ定义输出达到开路状态的时间，不参考输出水平。假设输入上升和下降时间（t T）= 1nS。如果tr＆tf超过1nS，应考虑瞬态时间补偿，即，[（tr + tf）/ 2-1] nS应该加到参数中（对于低频应用，t T最大值不能超过10nS。）如果时钟上升时间（t T）大于1nS，则应将（t T /2-0.5)nS添加到参数中。