AD7870/AD7875/AD7876是快速、完整的12位模数转换器（ADC）

一般说明

AD7870/AD7875/AD7876是快速、完整的12位模数转换器（ADC）。这些转换器由一个跟踪保持放大器、一个8μs逐次逼近adc、一个3v埋置齐纳基准和多功能接口逻辑组成。ADC具有一个独立的内部时钟，该时钟经过激光修剪，以确保精确控制转换时间。不需要外部时钟计时组件；如果需要，片上时钟可以被外部时钟覆盖。

这些部分提供了三种数据输出格式的选择：单个、并行、12位字；两个8位字节或串行数据。快速的总线访问时间和标准控制输入确保了与现代微处理器和数字信号处理器的轻松接口。

所有部件均由±5 V电源供电。AD7870和AD7876分别接受±3 V和±10 V的输入信号范围，而AD7875接受0 V到+5 V的单极输入范围。这些部件可以转换高达50千赫的全功率信号。

AD7870/AD7875/AD7876具有直流精度规格，例如线性、满标度和偏移误差。此外，AD7870和AD7875完全指定了动态性能参数，包括失真和信噪比。

这些零件有24针，0.3英寸宽，塑料或密封双列直插式封装（DIP）可供选择。AD7870和AD7875采用28针塑料引线芯片载体（PLCC），而AD7876采用24针小外形（SOIC）封装。

产品亮点

1、在芯片上完成12位adc。AD7870/AD7875/AD7876提供了模数转换所需的所有功能，并将12位ADC与内部时钟、跟踪和保持放大器及参考信号组合在一块芯片上。

2、数字信号处理器用户的动态规范。AD7870和AD7875完全指定并测试了交流参数，包括信噪比、谐波失真和互调失真。

3、快速微处理器接口。57ns的数据访问时间使这些部件与现代8位和16位微处理器以及数字信号处理器兼容。在整个工作温度范围内测试并保证关键数字定时参数。

转速。C

模拟设备提供的信息被认为是准确可靠的。但是，模拟设备的使用不承担任何责任，也不承担任何因其使用而侵犯第三方专利或其他权利的责任。规格如有更改，恕不另行通知。模拟设备的任何专利或专利权均未通过暗示或其他方式授予许可。

商标和注册商标是其各自所有者的财产。

转换器详细信息

AD7870/AD7875/AD7876是一个完整的12位ADC，除了电源去耦电容器外，不需要外部组件。它由一个基于快速稳定电压输出dac的12位逐次逼近adc、一个高速比较器和sar、一个跟踪保持放大器、一个3v掩埋齐纳基准、一个时钟振荡器和控制逻辑组成。

内部参考

AD7870/AD7875/AD7876具有片内温度补偿埋入式齐纳基准，工厂将其调整为3 V±10 mV。在内部，它提供了双极操作（AD7870和AD7876）所需的DAC参考和直流偏置。基准输出可用（ref out），能够向外部负载提供高达500μA的电流。

参考输出时的最大推荐电容

正常操作为50 pf。如果需要在ADC外部使用基准，则应使用200Ω电阻与10μF钽电容器和0.1μF陶瓷电容器的并联组合将其分离。这些去耦元件用于消除ADC内部操作引起的电压尖峰。

参考输出电压为3 V。对于使用AD7875或AD7876的应用，可能需要5 V或10 V参考电压。图显示了如何缩放3V参考电压以提供5V或10V外部参考电压。

轨道保持放大器

AD7870/AD7875/AD7876模拟输入端的跟踪保持放大器允许ADC将输入频率精确转换为12位精度。跟踪保持放大器的输入带宽比ADC的奈奎斯特速率大得多，即使在其最大吞吐率下工作。0.1分贝的截止频率通常发生在500千赫。跟踪保持放大器在不到2μs的时间内获得12位精度的输入信号。总吞吐量等于转换时间加上跟踪保持放大器的采集时间。对于2.5兆赫输入时钟，最大吞吐量为10μs。

跟踪和保持的操作对用户基本上是透明的。跟踪保持放大器在转换开始时从跟踪模式切换到保持模式。

如果使用convst输入开始转换，则在convst的上升沿上会发生跟踪保持转换。如果cs开始转换，则此转换发生在cs的下降沿。

模拟输入

这三个部分在它们能处理的模拟输入电压范围内是不同的。AD7870接受±3 V输入信号，AD7876接受±10 V输入范围，而AD7875的输入范围为0 V至+5 V。

AD7870模拟输入。模拟输入范围为±3 V，输入电阻通常为15 kΩ。设计的代码转换发生在连续整数lsb值（即1/2 lsb、3/2 lsb、5/2 lsb）之间的中间。…fs–3/2 LSB）。输出代码是两个二进制补码，1 lsb=fs/4096=6v/4096=1.46mv。理想的输入/输出传递函数如图1所示。

AD7876模拟输入结构以下所示。模拟输入范围为±10 V，输入电阻通常为33 kΩ。与以前一样，设计的代码转换发生在连续整数lsb值之间的中间。输出代码是两个补码，1 lsb=fs/4096=20v/4096=4.88mv。理想的输入/输出传递函数如图1所示。

AD7875的模拟输入。输入范围为0 V至+5 V，输入电阻通常为25 KΩ。再次，设计的代码转换发生在连续整数lsb值之间的中间。输出代码为1 lsb=fs/4096=5v/4096=1.22mv的直接二进制。理想的输入/输出传递函数如图2所示。

偏移和满标度调整-AD7870

在大多数数字信号处理（dsp）应用中，偏移量和满标度误差对系统性能影响很小或没有影响。通过交流耦合，可以消除模拟域中的偏移误差。满标度误差效应是线性的，只要输入信号在adc的全动态范围内，就不会引起问题。有些应用要求输入信号跨越整个模拟输入动态范围。在这种应用中，必须将偏移量和满标度误差调整为零。

当需要调整时，必须在满标度误差之前调整偏移误差。这是通过在输入电压低于地面1/2 lsb时，微调驱动ad7870的模拟输入的运算放大器的偏移量来实现的。微调程序如下：在图13中的V电压下施加-0.73 mV（-1/2 lsb）的电压，并调整运放偏移电压，直到ADC输出代码在1111 1111 1111和0000 0000 0000 0000之间闪烁。增益误差可以在第一次代码转换（ADC负满标度）或最后一次代码转换（ADC正满标度）时调整。两种情况下的修整程序如下（见图3）。1

正满刻度调整

在V下施加9.9927 V（fs/2−3/2 lsbs）的电压。调整R2，直到ADC输出代码在0111 1111 1110和0111 1111 1111 1111之间闪烁。

负满刻度调整

在V下施加−9.9976 V（fs/2+1/2 lsb）的电压，然后调整r2，直到ADC输出代码在1000 0000 0000和1000 0000 0001之间闪烁。

偏移和满标度调整-AD7875

正满刻度调整

在V处施加2.9978 V（fs/2−3/2 lsbs）的电压。调整R2，直到ADC输出代码在0111111111-ic/" title="0111111111">0111111111 1110和0111111 1111之间闪烁。

负满刻度调整

在V电压下施加-2.9993 V（-fs/2+1/2 lsb）的电压并调整R2，直到ADC输出代码在1000 0000 0000和1000 0000 0001之间闪烁。

偏移和满标度调整-AD7876

与AD7870类似，使用AD7875的大多数DSP应用不需要偏移和满标度调整。对于需要调整的应用，必须在满标度（增益）误差之前调整偏移误差。这是通过将0.61 mV（1/2 lsb）的输入电压施加到图13中的V并调整运放偏移电压，直到ADC输出代码在0000 0000和0000 0000 0001之间闪烁来实现的。对于满标度调整，将4.9982 V（fs-3/2 lsbs）的输入电压施加到V并调整R2，直到ADC输出代码在1111 1111 1110和1111 1111 1111之间闪烁。

AD7876的偏移和满标度调整与刚刚概述的AD7870类似。对于那些需要调整的应用，微调程序如下：在V下施加-2.44 mV（-1/2 LSB）的电压，并调整运放偏移电压，直到ADC输出代码在1111 1111 1111和0000 0000 0000 0000之间闪烁。满标度误差可在第一次代码转换（ADC负满标度）或最后一次代码转换（ADC正满标度）时调整。两种情况下的修整程序如以下章节所述（见图3）。

时间和控制

AD7870/AD7875/AD7876能够进行两种基本操作-ING模式。在第一种模式（模式1）下，convst线路用于启动转换，并驱动磁道并保持至其保持模式。在转换结束时，track和hold返回其跟踪模式。它主要用于数字信号处理和其他需要及时精确采样的应用。在这些应用中，重要的是，信号采样的间隔必须完全相等，以最小化由于采样不确定性或抖动而产生的误差。对于这些情况，convst行由计时器或某个精确的时钟源驱动。

第二种模式是通过硬接线连接convst line low来实现的。此模式（模式2）适用于微处理器完全控制ADC的系统，包括启动转换和读取数据。CS启动转换，微处理器通常通过busy/int进入转换持续时间的等待状态。

数据输出格式

除了这两种操作模式外，AD7870/AD7875/AD7876还提供三种数据输出格式的选择，一种串行和两个并行。并行数据格式是单一的，16位数据总线的12位并行字和双字节格式用于8位数据总线。数据格式由12/8控制/CLK输入。此引脚上的逻辑高电平仅选择12位并行输出格式。应用于该引脚的逻辑低或-5 V允许用户访问串行或字节格式的数据。以前以并行形式分配给四个msb的三个管脚现在用于串行通信，而第四个管脚则成为字节格式数据的控制输入。三种可能的数据输出格式可以在任一操作模式下选择。

并行输出格式

该部分提供的两种并行格式是一个12位宽的数据字和一个两字节的数据字。在第一种格式中，所有12位数据在db11（msb）到db0（lsb）上同时可用。在第二种情况下，需要两次读取才能访问数据。当选择此数据格式时，DB11/HBEN引脚承担HBEN功能。HBEN选择从ADC读取哪个数据字节。当hben低时，在读取操作期间，数据的低8位被放置在数据总线上；当hben高时，12位字的高4位被放置在数据总线上。这四位是右对齐的，因此占据数据的下半字节，而上半字节包含四个零。

串行输出格式

当12/8/CLK输入为0 V或-5 V时，AD7870/AD7875/AD7876上有串行数据，在这种情况下，DB10/SSTRB、DB9/SCLK和DB8/SData引脚承担其串行功能。串行数据在转换期间可用，字长为16位；四个前导零，后跟以msb开头的12位转换结果。数据与串行时钟输出（SCLK）同步，并由串行选通（SSTRB）。数据在串行时钟从低到高的转换上计时，并且在sstrb输出低时在该时钟的下降沿上有效。在convst之后的三个时钟周期内sstrb变低，并且第一个串行数据位（第一个前导零）在sclk的第一个下降沿上有效。所有三条串行线都是开漏输出，需要外部上拉电阻器。

串行时钟输出来自ADC时钟源，它可以是内部的，也可以是外部的。通常，仅在串行传输期间需要SCLK。在这些情况下，它可以在转换结束时关闭，以允许多个ADC共享一个公共串行总线。然而，一些串行系统（如tms32020）需要一个连续运行的串行时钟。这两个选项都可以在AD7870/AD7875/AD7876上使用12/8/CLK输入。在该输入为-5 V时，串行时钟（SCLK）连续运行；当12/8/CLK处于0 V时，SCLK在传输结束时关闭。

模式1接口转换由convst上的低脉冲启动输入。这个convst脉冲的上升沿开始转换，并驱动跟踪保持放大器进入其保持模式AD7870/AD7875/AD7876）。convst脉冲的下降沿开始转换，驱动跟踪保持放大器进入保持模式（AD7870A）。如果CS低。busy/int状态输出在此模式下假定其int函数。int通常高，在转换结束时变低。这个int线可以用来中断微处理器。对adc的读取操作访问数据，并且在cs和rd的下降沿上将int线重置为高。当cs和rd降低时，convst输入必须为高，以便adc在此模式下正常工作。在这种模式下，CS或RD输入不应硬接线过低。在转换过程中无法从零件读取数据，因为在转换过程中禁用了onchip锁存器。在精确采样不重要的应用中，convst脉冲可以由微处理器wr线产生，也可以用解码地址选通。在一些应用中，根据电源接通时间，ad7870/ad7875/ad7876可以执行转换上电。在这种情况下，int行上电很低，需要ad7870/ad7875/ad7876进行伪读取在开始转换之前重置int行。

图18显示了12位并行的模式1时序图数据输出格式（12/8/CLK=+5 V）。转换结束时对adc的读取同时访问所有12位数据。串行数据不可用于此数据输出格式。

12/8/CLK=-5V时的连续SCLK（虚线）；

12/8/CLK=0V时不连续。

图15。模式1定时图，字节或串行读取显示字节和串行数据的模式1时序图。在图15中，int在转换结束时变低并被重置，由CS和RD的第一个下降沿升高。转换结束时的第一次读取可以访问数据的低字节或高字节，这取决于HBEN的状态（例如，图15仅显示低字节）。该图显示了非连续和连续运行的时钟（虚线）。

模式2接口

第二种接口模式是通过硬接线实现的，convst low和转换是通过在hben较低时采用cs low启动的。跟踪保持放大器在cs下降沿进入保持模式。在这种模式下，/int pin具有繁忙的功能。busy在转换开始时变低，在转换期间保持低位，在转换完成时返回高位。它通常用于并行接口，以驱动微处理器在转换期间进入等待状态。模式2与AD7870A设备无关。

图16显示了12位的模式2时序图，并行数据输出格式（12/8/CLK=+5 V）。在这种情况下，adc的行为就像慢存储器。这个接口的主要优点是它允许微处理器开始转换，等待，然后用一条读取指令读取数据。用户不必担心服务中断或确保软件延迟足够长，以避免在转换期间读取。

字节和串行数据的模式2时序图如图17所示。对于双字节数据读取，必须首先访问低字节（db0–db7），因为hben必须低才能开始转换。对于第一次读取，adc的行为类似于慢存储器，但是访问数据高位字节的第二次读取是正常读取。模式1和模式2之间的串行功能操作相同。图17的时序图显示了非连续和连续运行的SCLK（虚线）。

动态规格：AD7870和AD7875是指定的，100%测试动态性能规范以及传统的直流规范，如积分和微分非线性。虽然AD7876没有进行交流参数的生产测试，但其动态性能与AD7870和AD7875相似。在语音识别、频谱分析和高速调制解调器等信号处理应用中，需要交流规范。这些应用需要有关ADC对输入信号光谱含量影响的信息。因此，指定ad7870和ad7875的参数包括信噪比、谐波失真、互调失真和峰值谐波。这些术语将在以下各节中详细讨论。

信噪比：snr是在adc输出端测得的信噪比。信号是基波的有效值大小。噪声是所有非基本信号的均方根和，不包括直流电，其最大值为采样频率（fs/2）的一半。信噪比取决于数字化过程中使用的量化级别的数量；级别越多，量化噪声越小。正弦波输入的理论信噪比由信噪比=（6.02N+1.76）分贝（1），其中n是位数。因此，对于理想的12位转换器，信噪比=74分贝。

注意，正弦波信号对以100 kHz采样率采样的V输入的失真非常低。快速的在28生成傅里叶变换（fft）图，从中可以获得信噪比数据。图18显示了AD7870KN/AD7875KN的典型2048点FFT图，输入信号为25 kHz，采样频率为100 kHz。由该图得到的信噪比为72.6db。在计算信噪比时应考虑谐波。

有效位数

公式1给出的信噪比与比特数有关。重写公式，如在等式2中，可以得到以有效比特数（n）表示的性能度量。

一个设备的有效位数可以直接从其测量的信噪比计算出来。

图19显示了采样频率为100khz的AD7870KN/AD7875KN的有效比特数与频率的典型关系图。有效比特数通常在11.7到11.85之间，对应于72.2到73.1db的snr数字。

总谐波失真（THD）

thd是谐波的均方根和与基波的均方根值之比。对于AD7870/AD7875，THD定义为

其中v是基波的均方根振幅，v，v，v和v是二次谐波到六次谐波的均方根振幅。thd也由adc输出频谱的fft图导出。123456

互调失真

当输入由两个频率fa和fb的正弦波组成时，任何具有非线性的有源器件在mfa±nfb的和频和差频产生畸变产物，其中m，n=0，1，2，3，等等。互调项是m和n都不等于零的项。例如，二阶术语包括（fa+fb）和（fa-fb），而三阶术语包括（2fa+fb）、（2fa-fb）、（fa+2fb）和（fa-2fb）。

使用CCIF标准，在输入带宽顶端附近使用两个输入频率，二阶和三阶项具有不同的意义。二阶项的频率通常与原始正弦波保持距离，而三阶项的频率通常接近输入频率。因此，二阶和三阶术语是分开指定的。互调失真的计算是根据thd规范进行的，其中它是单个失真产品的rms和与以dbs表示的基波的rms振幅的比值。在这种情况下，输入由两个等幅低失真正弦波组成。图20显示了AD7870/AD7875的典型IMD图。

峰值谐波或杂散噪声

峰值谐波或杂散噪声被定义为adc输出频谱中下一个最大分量（最高fs/2，不包括dc）的均方根值与基波的均方根值之比。通常，本规范的值由频谱中最大的谐波确定，但对于谐波埋入噪声层的部分，其峰值为噪声峰值。

交流线性图

当对ad7870/ad7875的v输入施加指定频率的正弦波并采集数百万个样本时，可以生成显示4096个adc码中每个码的出现频率的直方图。从该直方图数据可以生成如图21所示的ac积分线性图。这表明，在25 kHz的输入频率下，AD7870/AD7875具有非常好的积分线性性能。图中无大峰值显示良好的差分线性。所用公式的简化版本概述如下。在

哪里：

INL（I）是代码i处的积分线性。

V（fs）V（O）是估计的满刻度和偏移转换。v（i）是i代码的估计转换。钍v（i）是估计的代码转换点，其推导如下：

哪里：

INL（I）是代码i处的积分线性。

V（fs）V（O）是估计的满刻度和偏移转换。v（i）是i代码的估计转换。钍v（i）是估计的代码转换点，其推导如下：