AD5625R/AD5645R/AD5665R, AD5625/AD5665是四位，12-/14-/16位纳米数模转换器，芯片参考5ppm/℃，I2C接口

特征

低功耗、最小管脚兼容、四纳米数模转换器；AD5625R/AD5645R/AD5665R；12-/14-/16位纳米DAC；片上，2.5V，5ppm/℃，参考TSSOP；片上，2.5 V，10 ppm/℃LFCSP基准；片上，1.25 V，10 ppm/℃LFCSP基准；AD5625/AD5665型；12-/16位nanodac；仅外部参考；3 mm×3 mm，10导联LFCSP；14导联TSSOP；和1.665 mm×2.245 mm，12球WLCSP；2.7 V至5.5 V电源；设计保证单调性；上电复位至零刻度/中刻度；每通道断电；硬件LDAC和CLR功能；I2C兼容串行接口支持标准（100 kHz），；快速（400 kHz）和高速（3.4 MHz）模式。

应用

过程控制；数据采集系统；便携式电池供电仪器；数字增益和偏移调整；可编程电压电流源；可编程衰减器。

一般说明

AD5625R/AD5645R/AD5665R和AD5625/AD5665nanoDAC®系列的成员是低功耗、四芯、12-/14/16位缓冲电压输出DAC，带/不带片上参考资料。所有设备均从单个2.7 V至5.5 V电源运行，通过设计保证单调，并具有I2C兼容串行接口。

AD5625R/AD5645R/AD5665R具有片上参考。AD5625R/AD5645R/AD5665R的LFCSP版本具有1.25 V或2.5 V，10 ppm/℃基准，提供满标度输出2.5 V或5 V范围；AD5625R的TSSOP版本/AD5645R/AD5665R的参考电压为2.5V，5ppm/℃，给出满标度输出范围为5 V。WLCSP有1.25 V参考电压。片上参考在通电时关闭，允许使用外部参照。通过软件启用内部参考写。AD5625/AD5665需要外部参考设置DAC输出范围的电压。

该装置包含一个上电复位电路，确保DAC输出功率高达0V（POR=GND）或中刻度（POR=VDD）并保持在那里，直到发生有效的写入。这个片上精密输出放大器实现了轨对轨输出摆幅。

AD5625R/AD5645R/AD5665R和AD5625/AD5665使用2线I2C兼容串行接口，标准操作（100 kHz）、快速（400 kHz）和高速（3.4 MHz）模式。

典型性能特征

术语

相对精度或积分非线性（INL）

对于DAC，相对精度或积分非线性是对通过DAC传递函数端点的直线的最大偏差（LSBs）的测量。

微分非线性（DNL）

差分非线性是任意两个相邻码的测量变化和理想1lsb变化之间的差值。指定的最大值为±1 LSB的微分非线性确保了单调性。设计上保证了该DAC的单调性。

零码错误

零代码错误是在将零刻度（0x0000）加载到DAC寄存器时对输出错误的测量。理想情况下，输出应为0 V。由于DAC和输出放大器中的偏移误差的组合，DAC的输出不能低于0 V，因此在AD5665R中零码误差始终为正。零代码错误以毫伏（mV）表示。

满标度误差

满标度误差是将满标度代码（0xFFFF）加载到DAC寄存器时输出误差的测量。理想情况下，输出应为V-1 LSB。满标度误差表示为满标度范围（FSR）的百分比。

增益误差

增益误差是DAC跨距误差的一种度量。它是以满标度范围（FSR）百分比表示的DAC传输特性与理想值的斜率偏差。

零码误差漂移

零码误差漂移是测量零码误差随温度变化的一种方法。它以微伏/摄氏度（微伏/摄氏度）表示。

增益温度系数

增益温度系数是测量增益误差随温度变化的一种方法。它以百万分之几（ppm）表示，满标度范围为每摄氏度（FSR/℃）。

偏移误差

偏移误差是在传递函数的线性区域中用mV表示的V（实际）和VOUT（理想）之间的差的度量。在AD5665R上测量偏移误差，并在DAC寄存器中加载代码512。它可以是消极的，也可以是积极的。

直流电源抑制比（PSRR）

DC-PSRR指示DAC的输出如何受电源电压变化的影响。PSRR是DAC满标度输出的VOUT变化与VDD变化的比率。它以分贝（分贝）为单位。VREF保持在2v，VDD变化±10%。

输出电压稳定时间

输出电压稳定时间是指在1/4至3/4满标度输入变化时，DAC输出稳定到指定水平所需的时间，从停止条件的上升沿开始测量。

数模故障脉冲

数模故障脉冲是当DAC寄存器中的输入代码改变状态时注入模拟输出的脉冲。它通常被指定为nV-s中的故障区域，当数字输入码在主进位转换（0x7FFF到0x8000）处被1lsb改变时测量（见图45）。

数字馈通

数字馈通是从DAC的数字输入注入DAC的模拟输出的脉冲的测量，但在DAC输出未更新时测量。它在nV-s中指定，通过数据总线上的满标度代码更改来测量，即从0到1，反之亦然。

参考馈通

基准馈通是指当DAC输出未被更新时，DAC输出处的信号振幅与基准输入的比值。它以分贝（分贝）表示。

输出噪声谱密度

输出噪声谱密度是对内部产生的随机噪声的测量，其特征是谱密度（毫伏/赫兹频率平方根（nV/√赫兹））。它是通过将DAC加载到中刻度并在输出端测量噪声来测量的。单位为毫伏/赫兹频率平方根（nV/√Hz）。噪声谱密度图如图51所示。

直流串扰

直流串扰是一个DAC的输出电平随另一个DAC的输出的变化而发生的直流变化。它是通过一个DAC（或软电源关闭和通电）的满标度输出变化来测量的，同时监视另一个保持在中标度的DAC。以微伏（μV）表示。

负载电流变化引起的直流串扰是一个DAC上负载电流变化对另一个保持在中刻度的DAC的影响的度量。它以微伏每毫安（μV/mA）表示。

数字串扰

这是响应于另一个DAC的输入寄存器中的满标度代码更改（所有0到所有1，反之亦然）而在中标度传输到一个DAC的输出的故障脉冲。它是在独立模式下测量的，以纳伏每秒（nV-s）表示。

模拟串扰

模拟串扰是由于另一个DAC的输出改变而转移到一个DAC的输出的故障脉冲。它的测量方法是加载一个输入寄存器并进行全范围代码更改（从0到1，反之亦然），然后执行一个软件LDAC并监视其数字代码未更改的DAC的输出。故障区域以纳伏每秒（nV-s）表示。

DAC到DAC串扰

DAC-to-DAC串扰是由于另一DAC的数字代码改变和随后的模拟输出改变而转移到一DAC的输出的故障脉冲。它是通过在LDAC低的情况下加载攻击通道并进行全范围的代码更改（从0到1，反之亦然）来测量的，同时监视处于中尺度的受攻击通道的输出。故障的能量以纳伏每秒（nV-s）表示。

倍增带宽

乘法带宽是DAC内放大器有限带宽的度量。输出中会出现参考上的正弦波（将满标度代码加载到DAC）。倍频带宽是输出振幅降到低于输入3db的频率。

总谐波失真（THD）

THD是理想正弦波和使用DAC的衰减正弦波之间的差别。正弦波用作DAC的参考，THD是DAC输出谐波的测量。它以分贝（分贝）为单位。

操作理论

数模转换器（DAC）

AD5625R/AD5645R/AD5665R和AD5625/AD5665 DAC采用CMOS工艺制作。AD5625/AD5665没有内部引用，DAC体系结构如图55所示。AD5625R/AD5645R/AD5665R具有内部引用，可以配置为与内部或外部引用一起使用（参见图55和图56）。

因为DAC的输入编码是直接二进制的，所以使用外部参考时的理想输出电压由：

使用内部基准时的理想输出电压由：

其中：D是加载到DAC寄存器如下：

AD5625R/AD5625（12位）为0到4095。

AD5645R为0到16383（14位）。

AD5665R/AD5665的0到65535（16位）。

N是DAC分辨率。

电阻串

电阻串如图57所示。它只是一个电阻串，每个电阻值都是R。加载到DAC寄存器的代码决定了串上哪个节点的电压被抽头进入输出放大器。通过关闭一个开关将串连接到放大器来切断电压。因为它是一串电阻，所以保证单调性。

输出放大器

输出缓冲放大器可在其输出端产生轨对轨电压，输出范围为0v～V，可驱动2kΩ的负载，并与1000pf并联至GND。输出放大器的源和汇能力如图39和图40所示。回转率为1.8v/μs，全程沉降时间为7μs。

内部参考

AD5625R/AD5645R/AD5665R具有片上参考。没有R后缀的版本需要外部引用。片上参考在通电时关闭，并通过写入控制寄存器来启用。有关详细信息，请参阅内部参考设置部分。

封装在10引线LFCSP中的版本具有1.25 V参考电压或2.5 V参考电压，根据所选型号提供2.5 V或5 V的满标度输出（请参阅订购指南）。WLCSP的内部参考电压为1.25 V。这些设备可以在2.7 V至5.5 V的电压源下运行。封装在14引线TSSOP中的版本有2.5 V的参考电压，提供5 V的满标度输出。设备在2.7 V至5.5 V的电压源下运行，但在5 V以下的电压源下，输出电压被钳制为V。请参阅订购模型完整列表指南。与每个设备相关联的内部参考在V引脚上可用（仅在R后缀版本上可用）。

如果引用输出用于驱动外部负载，则需要缓冲区。当使用内部基准时，建议在基准输出和GND之间放置一个100 nF的电容器，以保持基准稳定性。

外部参照

AD5625R/AD5645R/AD5665R上的VREFIN引脚允许在应用程序需要时使用外部引用。片上参考的默认条件是通电时关闭。所有设备都可以从一个2.7伏到5.5伏的电源进行操作。

串行接口

AD5625R/AD5645R/AD5665R和AD5625/AD5665具有2线IC兼容串行接口。AD5625R在主设备的控制下，AD5645R/AD5665R和AD5625/AD5665可以作为从设备连接到IC总线。典型写入序列的时序图见图3。

AD5625R/AD5645R/AD5665R和AD5625/AD5665支持标准（100 kHz）、快速（400 kHz）和高速（3.4 MHz）数据传输模式。高速操作仅在选定的型号上可用。有关型号的完整列表，请参阅订购指南。不支持10位寻址和一般呼叫寻址。

每个AD5625R/AD5645R/AD5665R和AD5625/AD5665有一个7位从机地址。设备的10针和12球版本有一个从机地址，其5个msb为00011，两个lsb由ADDR address pin的状态设置，ADDR address pin决定A0和A1地址位的状态。该设备的14导联版本有一个从机地址，其3msb是001，四个lsb由ADDR1和ADDR2地址管脚设置，它们分别确定A0和A1以及A2和A3地址位的状态。

如表9所示，对ADDR pin进行硬接线更改的功能允许用户在一条总线上合并至多三个这样的设备。

对ADDR1和ADDR2引脚进行硬接线更改的功能允许用户在一条总线上合并多达9个这样的设备，如表10所示。

2线串行总线协议操作如下：

1、当SCL高时，SDA线路上发生从高到低的转换时，主机通过建立启动条件来启动数据传输。以下字节是地址字节，由7位从地址组成。与发送地址相对应的从机地址通过在第九时钟脉冲期间拉低SDA来响应（这称为确认位）。在此阶段，总线上的所有其他设备保持空闲，而所选设备等待数据写入或读取其移位寄存器。

2、数据以9个时钟脉冲（8个数据位后跟一个确认位）的顺序通过串行总线传输。SDA线的跃迁必须发生在SCL的低期，并在SCL的高期保持稳定。

3、当所有数据位都已被读取或写入时，将建立停止条件。在写入模式下，主机在10时钟脉冲期间将SDA线拉高，以建立停止条件。在读取模式下，主机对第九个时钟脉冲（即SDA线路保持高电平）发出no应答。主站在10时钟脉冲之前将SDA线调低，然后在10时钟脉冲期间调高，以建立停止条件。第第第

写操作

当写入AD5625R/AD5645R/AD5665R和AD5625/AD5665时，用户必须从一个start命令开始，后跟一个地址字节（R/W=0），然后DAC确认已准备好通过拉低SDA来接收数据。AD5665需要两个字节的数据用于DAC和一个控制各种DAC功能的命令字节。因此，必须将三个字节的数据写入DAC，命令字节后跟最高有效数据字节和最低有效数据字节，如图58和图59所示。在AD5625R/AD5645R/AD5665R和AD5625/AD5665确认这些数据字节后，将出现停止条件。

读取操作

当从AD5625R/AD5645R/AD5665R和AD5625/AD5665读回数据时，用户从一个start命令开始，后跟一个地址字节（R/W=1），此后，DAC确认它准备通过拉低SDA来传输数据。然后从DAC读取两个字节的数据，这两个字节都由主设备确认，如图60和图61所示。随后出现停止条件。当执行读取操作时，DAC移出最后传输的命令。

高速模式

有些型号提供3.4mhz时钟频率的高速串行通信。有关型号的完整列表，请参阅订购指南。

高速模式通信开始后，主地址所有设备连接到总线，主代码00001XXX，以表明高速模式传输将开始。连接到总线的任何设备都不允许确认高速主代码；因此，该代码后面跟着一个不确认。接下来，主机必须发出一个重复的开始，后跟设备地址。然后，所选设备确认其地址。所有设备继续以高速模式运行，直到主机发出停止条件。当发出停止条件时，设备返回标准/快速模式。当设备处于高速模式时，当CLR被激活时，设备也返回到标准/快速模式。

输入移位寄存器

输入移位寄存器为24位宽。在串行时钟输入SCL的控制下，数据作为24位字加载到设备中。此操作的时序图如图3所示。八个msb构成命令字节。DB23是保留的，在写入设备时应始终设置为0。DB22（S）用于选择多字节操作。接下来的三位是控制设备操作模式的命令位（C2、C1和C0）。详见表11。第一个字节的最后三位是地址位（A2、A1和A0）。详见表12。其余的位是16-/14-/12位数据字。数据字包括16-/14-/12位输入码，后跟分别用于AD5645R和AD5625R/AD5625的两个或四个不关心位（见图65至图67）。

多字节操作

AD5625R/AD5645R/AD5665R和AD5625/AD5665支持多字节操作。对于需要快速DAC更新且不需要更改命令字节的应用程序，2字节操作非常有用。对于2字节操作模式，命令寄存器中的S位（DB22）可以设置为1（见图64）。对于标准的3字节和4字节操作，命令字节中的S位（DB22）应设置为0（见图63）。

广播模式

AD5625R/AD5645R/AD5665R和AD5625/AD5665仅在写入模式下支持广播寻址。广播寻址可用于同步更新或关闭多个AD5625R/AD5645R/AD5665R和AD5625/AD5665设备。当使用广播地址时，无论地址管脚的状态如何，AD5625R/AD5645R/AD5665R和AD5625/AD5665都会响应。AD5625R/AD5645R/AD5665R和AD5625/AD5665广播地址为00010000。

LDAC功能

AD5625R/AD5645R/AD5665R和AD5625/AD5665DAC具有双缓冲接口，由两组寄存器组成：输入寄存器和DAC寄存器。输入寄存器直接连接到输入移位寄存器，在完成有效的写入序列时，数字代码被传输到相关的输入寄存器。DAC寄存器包含电阻串使用的数字代码。

对DAC寄存器的访问由LDAC引脚控制。

当LDAC引脚高时，DAC寄存器被锁定，并且输入寄存器可以在不影响DAC寄存器内容的情况下改变状态。然而，当LDAC降低时，DAC寄存器变得透明，输入寄存器的内容被传送给它们。如果用户需要同时更新所有DAC输出，则双缓冲接口非常有用。用户可以单独写入其中一个输入寄存器，然后，当写入另一个DAC输入寄存器时，通过降低LDAC，所有输出同时更新。这些设备都包含一个额外的特性，即除非自上次LDAC降低以来输入寄存器已被更新，否则DAC寄存器不会更新。通常，当LDAC降低时，DAC寄存器被输入寄存器的内容填满。在AD5625R/AD5645R/AD5665R和AD5625/AD5665的情况下，仅当自上次更新DAC寄存器以来输入寄存器已更改时，DAC寄存器才更新，从而消除不必要的数字串扰。使用硬件LDAC管脚，可以同时更新所有dac的输出。

同步LDAC

DAC寄存器在新数据读入后更新。LDAC可以是永久性的低或脉冲。

异步LDAC

输出不会在输入的同时更新寄存器被写入。当LDAC变低时，DAC寄存器将用输入寄存器的内容进行更新。LDAC寄存器为用户提供了充分的灵活性，并可控制硬件LDAC引脚（以及不具有硬件LDAC引脚的10引线设备上的软件LDAC，见表13）。此寄存器允许用户选择当硬件LDAC执行pin。将DAC通道的LDAC位寄存器设置为0意味着此通道的更新由LDAC引脚。如果该位设置为1，则该通道同步更新；也就是说，在新数据被不管LDAC引脚的状态如何，都可以读入。该设备有效地将LDAC引脚拉低。LDAC寄存器工作模式见表14。当用户希望同时更新select频道而其他频道正在同步更新时，这种灵活性在应用程序中非常有用。使用命令110写入DAC加载4位LDAC寄存器[DB3:DB0]。每个通道的默认值为0；即，LDAC引脚工作正常。将位设置为1意味着无论LDAC管脚的状态如何，DAC寄存器都会更新。输入移位寄存器的内容见图68在LDAC寄存器设置命令期间。

断电模式

命令100是为上电/断电功能保留的。通电/断电模式通过设置位DB5和位DB4进行编程。这定义了DAC放大器的输出状态，如表15所示。位DB3到位DB0决定向哪个DAC或DAC应用上电/断电命令。将这些位中的一个设置为1，将DB5和DB4定义的上电/断电状态应用于相应的DAC。如果位为0，则DAC的状态不变。图70显示了加电/断电命令的输入移位寄存器的内容。

当位DB5和位DB4设置为0时，设备正常工作，5伏时正常功耗为1毫安。但是，对于三种断电模式，5伏时电源电流下降到480毫安。不仅电源电流下降，但输出级也在内部从放大器的输出切换到已知值的电阻网络。这允许在设备处于断电模式时知道设备的输出阻抗。输出可以通过1kΩ或100kΩ电阻器内部连接到GND，也可以保持开路（三态），如图67所示。

请注意，当设备以3.6 V至5.5 V的电压运行时，14引线TSSOP型号提供断电功能。当设备以2.7 V至5.5 V的电压运行时，10引线LFCSP型号提供断电功能。

当电源关闭模式被激活时，偏置发生器、输出放大器、电阻串和其他相关的线性电路被关闭。但是，在断电时，DAC寄存器的内容不受影响。对于V=5V或V=3V，退出断电的时间通常为4μs。

上电复位和软件复位

AD5625R/AD5645R/AD5665R和AD5625/AD5665包含上电复位电路，在上电期间控制输出电压。该设备的10线版本的电源高达0伏。14线版本有一个上电复位（POR）引脚，允许选择输出电压。通过将端口引脚连接到GND，AD5625R/AD5645R/AD5665R和AD5625/AD5665输出功率可达0 V；通过将端口引脚连接到V，AD5625R/AD5645R/AD5665R和AD5625/AD5665输出功率高达中刻度。在向DAC发出有效的写入序列之前，输出将保持此级别的通电状态。这在应用程序中非常有用，因为在DAC通电过程中，了解其输出的状态非常重要。在上电重置期间，将忽略LDAC或CLR上的任何事件。还有一个软件重置功能。命令101是软件复位命令。软件复位命令包含两种复位模式，可通过在输入移位寄存器中设置位DB0进行软件编程。

表16显示了位的状态如何对应于设备的软件复位操作模式。图71显示了在软件重置操作模式期间输入移位寄存器的内容。

内部参考设置（R版本）

默认情况下，片上参考在通电时关闭。可能是通过发送参考设置命令（111）并在输入移位寄存器中设置DB0来打开。表17显示了位的状态如何对应于操作模式。

应用程序信息

使用参考作为AD5625R/AD5645R/AD5665R和AD5625/AD5665的电源

由于AD5625R/AD5645R/AD5665R和AD5625/AD5665所需的电源电流极低，另一种选择是使用电压基准向设备提供所需的电压（见图73）。如果电源有噪声，或者系统电源电压不是5V或3V，例如15V，则这一点特别有用。电压基准输出AD5625R/AD5645R/AD5665R和AD5625/AD5665的稳定电源电压。如果使用低压差REF195，它必须向AD5625R/AD5645R/AD5665R和AD5625/AD5665提供450微安的电流，而DAC的输出没有负载。当DAC输出被加载时，REF195也必须向负载提供电流。所需的总电流（DAC输出上有5 kΩ负载）为：

REF195的负载调节通常为2ppm/mA，由此产生的2ma电流的4ppm（20μV）误差。这对应于0.263 LSB错误。

使用AD5625R/AD5645R/AD5665R和AD5625/AD5665的双极性手术

AD5625R/AD5645R/AD5665R和AD5625/AD5665具有设计用于单电源操作，但也可以使用图74所示的电路实现双极输出范围。该电路的输出电压范围为±5 V。使用AD820或OP295作为输出放大器，可以实现放大器输出时的轨对轨操作。

任何输入代码的输出电压可以计算如下：

其中D表示十进制的输入代码（0到65535）。如果VDD=5伏，R1=R2=10 kΩ，

这是一个±5 V的输出电压范围，0x0000对应于-5 V输出，0xFFFF对应于+5 V输出。

电源旁路及接地

当准确度在电路中很重要时，仔细考虑电路板上的电源和接地回路布局是有帮助的。包含AD5625R/AD5645R/AD5665R和AD5625/AD5665的印刷电路板应具有单独的模拟和数字部分，每个部分都有自己的电路板区域。如果AD5625R/AD5645R/AD5665R和AD5625/AD5665位于其他设备需要AGND到DGND连接的系统中，则应仅在一个点进行连接。该接地点应尽可能靠近AD5625R/AD5645R/AD5665R和AD5625/AD5665。

AD5625R/AD5645R/AD5665R和AD5625/AD5665的电源应使用10μF和0.1μF电容器旁路。电容器应尽可能靠近设备，理想情况下，0.1μF电容器应紧靠设备。10μF电容器为钽珠型。重要的是，0.1μF电容器必须具有低有效串联电阻（ESR）和低有效串联电感（ESI），例如，普通陶瓷类型的电容器。该0.1μF电容器为内部逻辑开关产生的瞬态电流引起的高频提供低阻抗接地路径。

电源线本身应具有尽可能大的轨迹，以提供低阻抗路径并减少对电源线的故障影响。时钟和其他快速开关数字信号应通过数字接地与电路板的其他部分屏蔽。尽可能避免数字和模拟信号交叉。当轨迹在板的相对侧交叉时，确保它们彼此成直角运行，以减少通过板的馈通效应。最佳的电路板布局技术是微带技术，其中电路板的组件侧仅用于地平面，而信号迹线放置在焊料侧。然而，这并不总是可能与2层板。

外形尺寸