DLPC350数字控制器是DLP 0.45 WXGA芯片组的一部分，支持DLP4500 DMD或数字微镜设备的运行

特点

•支持DLP4500 DMD的可靠运行

•两种类型的输入接口

–YUV、YCrCb或RGB数据格式

–每种颜色8、9或10位

–像素时钟支持高达150 MHz

-单通道，LVDS平板显示器（FPD-Link）兼容输入接口

–支持高达90 MHz有效像素时钟速率的信号源

–支持8、9、10 YUV、YCrCb或RGB格式输入的四种解调像素映射模式

•两种操作模式

–结构光模式

–像素精确模式，无需视频处理

–输入数据到微镜的一对一映射

–高达4225赫兹的1位二进制模式速率

–8位灰度模式速率高达120赫兹

–视频投影模式

–可编程颜色坐标调整

–可编程颜色空间转换

–可编程脱气

–时空复用（抖动）

•动态和变形缩放

•支持闪屏显示

•支持10赫兹到120赫兹的帧速率

•高速、双数据速率DMD接口

•微处理器外围设备

–可编程PWM和捕捉定时器

–两个I2C端口

–一个USB 1.1从端口

–32 kB的内部RAM

–专用LED PWM发生器

•集成时钟生成电路

–在单个32 MHz晶体上工作

–集成扩频时钟

–微处理器并行闪存

•系统控制：

–集成DMD电源和重置驾驶员控制

–DMD水平和垂直图像翻转

•JTAG边界扫描测试支持

•419针塑料球栅阵列封装

应用

•机器视觉

•工业检验

•3D扫描

•三维光学计量

•自动指纹识别

•人脸识别

•增强现实

•交互式显示

•信息叠加

•光谱学

•化学分析仪

•医疗器械

•光刺激

•虚拟仪表

说明

DLPC350数字控制器是DLP 0.45 WXGA芯片组的一部分，支持DLP4500 DMD或数字微镜设备的可靠运行。DLPC350控制器在用户电子设备和DMD之间提供了一个方便、多功能的接口，支持高速模式速率，为多个输入分辨率提供LED控制和数据格式化。DLPC350还输出触发信号，用于与相机、传感器或其他外围设备同步显示的模式。

DLPC350控制器能够将DLP 0.45 WXGA芯片组集成到小尺寸和低成本的光转向应用中。0.45 WXGA芯片组的应用实例包括具有结构光的三维扫描或计量系统、交互式显示器、化学分析仪、医疗仪器和其他需要空间光调制的终端设备（光转向和图形化）。

DLPC350是0.45 WXGA芯片组中的两个设备之一（见图1）。另一个设备是DLP4500 DMD。

方块图

在基于DLP的解决方案中，从DLPC350输入端口到DMD上的图像的图像数据是100%数字的。图像保持数字形式，不转换为模拟信号。DLPC350处理数字输入图像并将数据转换为DLP4500所需的格式。DLP4500通过对每个微镜使用二进制脉冲宽度调制（PWM）来控制光线。

图2是DLPC350的功能框图。作为像素处理功能的一部分，DLPC350提供格式转换功能：色度插值和颜色空间转换。DLPC350还提供多种图像增强功能。DLPC350还支持将输入数据格式化到DMD的必要功能。像素处理功能允许DLPC350和DLP4500支持多种分辨率，包括NTSC、PAL、XGA和WXGA。像素处理功能可以选择性地绕过本机912×1140像素分辨率，以支持直接的一对一像素映射。

当需要精确的图案显示时，本机912 x 1140输入分辨率图案与DLP4500上相应的微镜有一对一的关联。DLPC350支持这些图案的高速显示。此功能非常适合于结构光、增材制造或数字曝光等技术。

命令可以通过I2C接口输入到DLPC350。

DLPC350以高达120赫兹的帧速率接收24、27或30位RGB数据作为输入。此帧速率由三种颜色（红色、绿色和蓝色）组成，每种颜色在120Hz帧速率中平均分配。因此，每种颜色都分配了2.78ms的时隙。因为每种颜色都有8位、9位或10位深度，所以每个颜色时隙都进一步划分为位平面。位平面是从全彩色2D图像的所有像素中提取的一个位的二维排列，以实现动态深度。见图3。

时隙中每个位平面的长度由其二进制表示的相应幂加权。这提供了图像的二进制脉冲宽度调制。例如，24位RGB输入有三种颜色，每种颜色的深度为8位。每个彩色时隙分为8个位平面，该时隙中所有位平面的权重之和等于256。如图4所示，请参阅图4，以了解帧中的位划分。

因此，单个视频帧由一系列位平面组成。因为DMD镜像可以是打开的也可以是关闭的，所以通过打开与位平面中设置的位相对应的镜像来创建图像。在二进制脉冲宽度调制下，通过控制反射镜打开的时间量来再现颜色的强度级别。对于输入到DLPC350的24位RGB帧图像，DLPC350创建24位平面，将其存储在嵌入芯片中的双缓冲eDRAM中，并将其发送到DLP4500 DMD，一次一个位平面。根据位平面的位权重，DLPC350控制该位平面被照亮的时间，控制位平面的强度。为了提高视频帧中的图像质量，DLPC350采用时空算法对这些位平面、时隙和彩色帧进行混洗和交织。

结构光应用

对于不需要这种视频增强的其他应用，可以绕过视频处理算法并用一组特定的位平面来代替。然后将模式的位深度分配到相应的时隙中。此外，输出触发信号也与这些时隙同步以指示何时显示图像。对于结构光应用，此机制提供了显示一组图案并向相机发送信号以捕捉覆盖在对象上的这些图案的功能。

DLPC350在其内部内存缓冲区中存储两个24位帧。这个48位平面显示缓冲区允许DLPC350向DMD阵列发送一个24位缓冲区，而第二个缓冲区由闪存填充或通过24位RGB接口流式输入。在流模式下，DMD数组显示前一个24位帧，而当前帧填充显示缓冲区的第二个24位帧。一旦显示了一个24位帧，缓冲区将旋转访问下一个24位帧到DMD。因此，显示的图像是通过24位RGB并行接口传输的数据后面的24位帧。

在结构光模式下，48位平面可以从闪存中预装，然后用不同位深度的图案组合排序。为了使相机与显示的图案同步，DLPC350支持三种触发模式：模式0、模式1和模式2。

在模式0中，垂直同步用作触发输入。在模式1中，1号触发脉冲指示DLPC350进入下一个模式，而2号触发器启动和停止模式序列。在模式0和模式1中，TRIG_OUT_1帧模式的曝光时间，而TRIG_u 2表示模式序列的开始或24位平面的内部缓冲区边界。在模式2中，触发1信号在两个连续的模式之间切换，而触发脉冲进入下一对模式。

在触发器模式0中，如图5所示，VSYNC启动模式序列显示。模式序列由三个连续的模式组成。第一个模式序列由P1、P2和P3组成。由于P3是一个RGB模式，因此它以P3.1、P3.2和P3.3的时间顺序表示来显示。第二个模式序列由三个模式组成：P4、P5和P6。第三个序列包括P7、P8和P9。TRIG_OUT_1框显每个模式，而TRIG_OUT_2表示三个模式序列中每个模式的开始。

触发模式1的示例如图6所示。显示四个图案序列。TRIG_OUT_1框显每个模式，而TRIG_OUT_2表示每个四个模式序列的开始。触发脉冲推进模式。

模式1的另一个示例如图7所示，其中显示了三个模式序列。TRIG_OUT_1框显每个显示的图案，TRIG_OUT_2表示每个三个图案序列的开始。_2中的TRIG_用作启动/停止信号。高时，模式序列开始或继续。请注意，在显示P4模式的中间，_2中的TRIG_低，因此序列停止显示P4。当触发_2中的TRIG_时，模式序列在停止处继续，重新显示P4。

对于触发模式2，如图8所示，TRIG-in-1在两个模式之间交替，而TRIG-in_-in-2则前进到下一对模式。表1显示了与模式位深度相关的允许模式组合。

典型系统应用

使用DLPC350的典型嵌入式系统应用程序如图9所示。在此配置中，DLPC350控制器支持来自外部源或处理器的24位并行RGB输入（LCD接口的典型输入）。该系统同时支持静态和动态视频源。然而，控制器只支持周期性同步脉冲源。这是运动视频源的理想选择，但也可以用于静态图像，方法是保持周期性同步，只在需要时发送新的数据帧。静止图像必须完全包含在一个视频帧中，并且满足帧定时约束。DLPC350以源帧速率刷新显示的图像，并在没有接收到新帧的间隔内重复上一个活动帧。

相关文件

设备命名法

图10提供了一个图例，用于读取任何DLP设备的完整设备名。

设备标识

设备标记由图11所示的字段组成。

系统通电和复位

有几个与系统电源和复位有关的因素会影响DLPC350电源引脚的直流误差（偏移）和交流噪声。

违约条件

在系统通电时，DLPC350执行加电初始化例行程序，该程序将使控制器默认为其正常电源模式，相关时钟将以其全速启用，相关重置将被释放。大多数其他时钟将默认为“禁用”，相关的重置断言，直到处理器释放。这些相同的默认值也将作为所有系统重置事件的一部分应用，这些事件发生时不需要断开电源或回收电源。

通电或系统重置初始化后，系统将从外部闪存引导，之后将启用其余的控制器时钟。一旦系统初始化完成，应用软件将决定是否以及何时进入待机模式。

1.2V系统电源

该控制器支持一个低成本的电力输送系统，该系统有一个来自开关调节器的1.2V电源。主核心应直接从调节器输出接收1.2V电源，内部DLPC350 PLL（VDD U 12_PLLM，VDD_12_PLLD）应接收该1.2V电源的单独过滤版本。具体过滤器建议见PLL。

1.8V系统电源

应使用一个1.8V电源为两个内部PLL（VDD U 18 U PLLM，VDD U 18 U PLLD）供电。为了尽可能保持电源清洁，建议通过线性调节器获得该电源，该调节器为每个PLL单独过滤。具体过滤器建议见PLL。

1.9V系统电源

为了最大限度地提高信号完整性，建议使用独立的线性调节器为支持DMD接口（VDD DMD）的1.9V电源供电。为了达到最佳性能，必须严格调节电源，使其在1.9V±0.1V范围内工作。

3.3V系统电源

DLPC350支持一个低成本的电力输送系统，该系统有一个3.3V电源，来自开关调节器。此3.3V电源将为所有LVCMOS I/O供电。3.3V电源（VDD33）应在应用1.2V核心电源的所有电源模式下保持激活状态。

FPD链路输入LVDS系统电源

控制器支持FPD链路兼容的LVDS输入，用于输入视频/图形数据以进行显示的附加方法。此接口有一些与其他控制器1.2V或3.3V电源轨分开的特殊控制器电源考虑事项。FPD Link 1.2V电源引脚配置示例如下所示。

此外，建议将DLF系列电容器与接地端的电阻尽可能低。FPD Link 3.3V电源引脚也应采用与1.2V引脚相同的方式使用外部电容器。当不使用FPD链路时，可以省略滤波。但是，必须提供相应的电压，以避免潜在的长期可靠性问题。

系统通电/断电顺序

尽管DLPC350需要一系列电源电压（例如VDDC、VDD U 1X U PLLX、VCC U 18、VCC U DMD、VCCXX_FPD），但对于电源排序的相对顺序没有任何限制，以避免损坏DLPC350。上电和断电都是如此。同样，DLPC350的不同电源的通电或断电之间没有最短时间。但是，请注意，对于与DLPC350共享电源的其他设备，存在电源排序要求的情况并不少见。

虽然给定的电源顺序不会导致DLPC350损坏，但从功能角度来看，仍有一些特定的电源顺序建议，以确保正常运行。

•无论何时应用I/O电源，都应使用1.2V核心电源。这可确保通电I/O引脚设置为已知状态。因此，建议先使用核心电源。其他电源应仅在1.2V DLPC350核心已提升后使用。

•所有控制器电源应在POSENSE被断言之前接通，以确保正确执行加电初始化。1.8V PLL电源、1.9V I/O电源和3.3V I/O电源应保持不变，只要使用1.2V核心电源和POSENSE。

假设所有DLPC350加电顺序都由外部硬件处理。还假设外部电源监视器将在通电期间保持系统内DLPC350复位（itaht为，POSENSE=0）。它应继续断言系统重置，直到所有DLPC350电压达到最低指定电压水平。在此期间，所有控制器I/O将为三态或低驱动。当POSENSE从低到高转换时，主PLL（PLLM）将从重置中释放，但DLPC350将使控制器的其余部分保持重置100毫秒，以允许PLL锁定并稳定其输出。在这100毫秒的延迟之后，内部重置将被取消断言，从而使微处理器开始其启动程序。

开机感应（POSENSE）支持

在DLPC350最小电源电压规格下，很难设置一个电源监控器来精确跳闸。因此，建议生成POSENSE的外部电源监控器将其阈值设定为最小电源电压的90%，并确保POSENSE在足够长的时间内保持低电压，以允许所有电源电压达到最低控制器要求并稳定。注意，用于检测功率损失的跳闸电压对POSENSE来说并不重要，因此可能低至额定电源电压的50%。此外，对于POSENSE来说，响应低电压条件的反应时间并不重要。INIT_DONE在这些方面有更重要的要求。

电源良好（PWRGOOD）支持

PWRGOOD信号被定义为一个早期警告信号，在直流电源电压降到低于规格值之前，应向控制器发出500微秒的警报。这使得控制器有时间停驻DMD，确保未来操作的完整性。建议在电源调节器的输入侧安装监控感应电源。

5V容差支持

除USB数据外，DLPC350不支持任何其他5V容限I/O。

电源复位操作

在加电事件之后，DLPC350硬件将自动启动主PLL并将控制器置于正常电源模式。然后，它将遵循标准系统重置程序（见下一节）。

系统复位操作

在任何类型的系统重置（加电重置、PWRGOOD重置等）之后，DLPC350将自动返回到正常电源模式并返回到以下状态：

•所有GPIO将为三态，因此，所有GPIO控制的电压开关将默认启用所有DLPC350电源线的电源（假设这些输出被外部拉高）。

•主PLL将保持激活状态（仅在通电复位时重置），大多数衍生时钟将激活。但是，只有与内部处理器及其外围设备相关联的重置才会被释放。

•当以全速启动时，内部处理器相关时钟将默认为全时钟速率）。

•为DDR DMD接口（PLLD）供电的PLL将默认为其断电模式，并且所有派生时钟都将处于非活动状态，并断言相应的重置。

•DMD接口（除DMD_DRC_OE）将其输出默认为逻辑低状态。DMD_DRC_OE将默认为三态，但应通过PCB上的外部30KΩ至51KΩ的上拉电阻器拉高。

•DLPC350输出的所有重置将保持断言，直到内部处理器释放（启动后）。

•DLPC350将从外部闪存启动。DLPC350启动后，它将：

–配置可编程DDR时钟发生器（DCG）时钟速率（即DMD LPDDR接口速率）。

–启用DCG PLL（PLLD），同时保持分频器逻辑复位。

–一旦DCG PLL锁定，固件将设置DMD时钟速率。

–DLPC350固件随后将释放DCG除法器逻辑重置，这反过来将启用所有派生的DCG时钟。

•配置时钟后，执行内部存储器测试。请参见图25并注意GPIO26是INIT_DONE信号。

应用软件应该等待用户发出唤醒命令。一旦控制器被请求“唤醒”，软件应将控制器置于正常模式，并根据需要重新初始化时钟和重置。

PCB一般建议

CMOS型引脚的一般处理指南

为了避免浮动CMOS只输入管脚所引起的潜在损坏电流，建议将未使用的输入管脚通过上拉电阻器连接到相关电源或下拉接地。对于带有内部上拉或下拉电阻器的输入，除非特别推荐，否则无需添加外部上拉或下拉电阻。注意，内部上拉和下拉电阻很弱，不应期望驱动外部线路。

双向管脚被配置为重置默认值的输入。

除非特别规定，上拉和下拉电阻可为10 kΩ。

未使用的仅输出引脚可以保持打开状态。

程序存储器闪存接口

DLPC350提供两个外部程序存储器芯片选择。

•PM_CS_1-启动闪存设备的强制CS（标准“NOR”闪存≤128 Mb）

•PM_CS_2-可用于可选闪存设备（≤128 Mb）

闪存访问定时由软件编程，最多可编程31个等待状态。等待状态分辨率在正常模式下为6.7纳秒，在低功耗模式下为53.57纳秒。计算等待状态值：等待状态值=设备访问时间÷等待状态解析

其中等待状态值向上取整。该方程假定最大单向迹线长度为75mm。当其他设备（如附加闪存）与引导闪存一起使用时，存根长度必须保持较短，并尽可能靠近路径的闪存端。

DLPC350提供足够的程序内存地址引脚，以支持高达128 Mb的闪存设备。有两个双向管脚（PM_ADDR_22和PM_ADDR_21），一旦软件对它们进行配置，就可以将它们编程为附加地址管脚。启用PM_ADDR_21会将闪存大小从32 Mb增加到64 Mb。启用PM_ADDR_22和PM_ADDR_21会将闪存大小增加到128 Mb。如果使用这些引脚，那么它们需要板级下拉电阻，以防止闪存地址位浮动。

热因素

DLPC350的基本热限制是不得超过最高工作结温度（TJ）（参见推荐的工作条件）。该温度取决于工作环境温度、气流、PCB设计（包括元件布局密度和所用铜量）、DLPC350的功耗以及周围元件的功耗。DLPC350封装的主要目的是通过PCB的电源和接地平面吸热，因此PCB上的铜含量和气流是重要因素。

（1）、RθJC分析假设：芯片中产生的热量既流入过模（顶面）又流入封装层压板（底面），然后通过封装焊料球流入PCB。这只能用于散热器分析。

（2）、热系数符合JEDEC标准51。RθJA是使用JEDEC定义的标准测试PCB测量的封装的热阻。此JEDEC测试PCB不一定代表DLPC350 PCB，因此报告的热阻在实际产品应用中可能不准确。虽然实际的热阻可能不同，但在设计阶段，这是评估热性能的最佳信息。

（3）、示例：（3 W）x（0.33°C/W）=大约1.00°C温升。

推荐的MOSC晶体振荡器配置

DLPC350需要一个外部参考时钟为其内部PLL供电。该基准可以通过晶体或振荡器提供。DLPC350接受32 MHz的参考时钟，最大频率变化为100 ppm（包括老化、温度和微调元件变化）。当使用晶体时，还需要几个分立元件，如图26所示。

如果使用外部振荡器，则振荡器输出必须驱动DLPC350控制器上的MOSC引脚，且MOSCN引脚应保持未连接状态。振荡器的好处是它可以提供一个扩频时钟来降低EMI。但是请注意，DLPC350只能接受0%，±0.5%和±1.0%（中心扩展调制）和三角形波形。

与晶体选项类似，振荡器输入频率限制为32兆赫。

假设外加稳定功率后，外部晶体或振荡器在50 ms内稳定。

锁相环

建议采用以下指南，以获得相对于内部锁相环的理想控制器性能。

DLPC350包含两个PLL（PLLM和PLLD），每个PLL都有专用的1.2V数字和1.8V模拟电源。这些1.2V PLL引脚应通过铁氧体磁珠与主1.2V系统电源单独隔离。铁氧体磁珠的阻抗应远大于电容器在预期噪声频率下的阻抗。铁氧体磁珠的阻抗在100-300KHz的频率范围内必须小于0.5Ω，在频率大于100MHz时，阻抗必须大于10Ω。

作为最低要求，1.8V模拟PLL电源和接地引脚应使用LC滤波器隔离，铁氧体磁珠用作电感器，0.1μF电容器位于铁氧体磁珠的DLPC350侧。建议1.8V PLL电源由专用线性调节器供电，每个PLL应单独与调节器隔离。1.8V模拟PLL电源的相同Ferreid建议适用于1.2V数字PLL电源。

在描述整个供应过滤网络时，必须注意确保不会发生共振。在1-2MHz频段必须特别小心，因为这与PLL自然环路频率一致。

1.2V和1.8V PLL电源都需要高频去耦，并且应尽可能靠近每个PLL电源包引脚。建议将去耦电容器放在电路板另一侧的封装下方。应使用高质量、低ESR、单片、表面贴装电容器。每个PLL电源通常为0.1μF。连接迹线的长度增加了安装的寄生电感，因此，在可能的情况下，不应存在任何迹线，从而允许通孔与焊盘本身对接。此外，连接部分应尽可能宽。进一步的改进可以通过在电容器的边上放置过孔或使过孔数量加倍来实现。

整体解耦的位置取决于系统设计。通常，10μF范围内的良好陶瓷电容器就足够了。

板级测试支持

电路内三态使能信号（ICTSEN）是板级测试控制信号。通过驱动ICTSEN到逻辑高电平状态，所有控制器输出（TDO1除外）将为3态。

DLPC350还为所有I/O信号、非数字I/O和一些特殊信号提供JTAG边界扫描支持。下表定义了这些例外情况。