ADSP-2184L/ADSP-2185L/ADSP-2186L/ADSP-2187L:DSP微型计算机

性能特点

●高达19ns的指令周期时间，52MIPS的持续性能

●单周期指令执行

●单周期上下文切换

●3-bus架构允许在每个指令周期内进行双操作数提取

●多功能指令

●掉电模式，具有低CMOS待机功耗，可从掉电状态中恢复400 CLKIN周期

●空闲模式下的低功耗

集成功能

●ADSP-2100系列代码兼容（易于使用代数语法），具有指令集扩展

●高达160K字节的片上RAM，已配置

●高达32K字的程序内存RAM

●高达32K字的数据存储器RAM

●用于指令和数据存储的两用程序存储器

●独立的ALU、乘法器/累加器和桶形移位器计算单元

●2个独立的数据地址生成器

●强大的程序定序器提供零开销循环条件指令执行

●带预分频器的可编程16位间隔定时器

●100引脚LQFP和144球BGA

系统界面特征

●16位内部DMA端口，用于高速访问片上存储器（模式可选）

●4M字节内存接口，用于存储数据表和程序叠加（模式可选）

●8位DMA到字节存储器，用于透明的程序和数据存储传输（模式可选）

●可编程存储器选通和单独的I/O存储器空间允许“无胶”系统设计

●可编程等待状态生成

●2个双缓冲串行端口，带压扩硬件和自动数据缓冲

●从带字节的外部存储器（例如EPROM）或通过内部DMA端口自动启动片上程序存储器

●6个外部中断

●13个可编程标志引脚提供灵活的系统信号

●通过SPORT软件重新配置进行UART仿真

●ICE端口仿真器接口支持在最终系统中进行调试

一般说明

ADSP-218xL系列由四个针对数字信号处理应用进行优化的单芯片微型计算机组成。ADSP-218xL系列元件的功能框图如第1页图1所示。所有系列成员都是引脚兼容的，并且仅通过片上SRAM的数量来区分。这一功能与ADSP-21xx代码兼容性相结合，为设计决策提供了极大的灵活性。

ADSP-218xL系列组件将ADSP-2100家族基础架构（三个计算单元、数据地址生成器和一个程序定序器）与两个串行端口、一个16位内部DMA端口、一字节DMA端口、可编程定时器、标志I/O、广泛的中断功能以及片上程序和数据存储器相结合。

ADSP-218xL系列组件集成了高达160K字节的片上存储器，配置为高达32K字（24位）的程序RAM和高达32K字（16位）的数据RAM。还提供了断电电路，以满足电池供电的便携式设备的低功耗需求。ADSP-218xL提供100引脚LQFP和144球BGA封装。

ADSP-218xL系列元件采用高速、低功耗CMOS工艺制造，指令周期时间为19ns（ADSP-2185L和ADSP-2187L）或25ns（ADSP-2144L和ADSP-2186L）。每条指令都可以在单个处理器周期内执行。

ADSP-218xL的灵活架构和全面的结构集允许处理器并行执行多个操作。在一个处理器周期内，ADSP-218xL系列成员可以：

•生成下一个程序地址

•获取下一条指令

•执行一到两次数据移动

•更新一个或两个数据地址指针

•执行计算操作

这发生在处理器继续执行以下操作时：

•通过两个串行端口接收和传输数据

•通过内部DMA端口接收和/或传输数据

•通过字节DMA端口接收和/或传输数据

•递减定时器

体系结构概述

ADSP-218xL系列指令集提供灵活的数据移动和多功能（一个或两个数据移动和计算）指令。每条指令都可以在一个处理器周期内执行。ADSP-218xL汇编语言使用代数语法，便于编码和可读性。一套全面的开发工具支持程序开发。

功能框图是ADSP-218xL系列的整体框图。处理器包含三个独立的计算单元：ALU、乘法器/累加器（MAC）和移位器。计算单元直接处理16位数据，并具有支持多精度计算的规定。ALU执行一组标准的算术和逻辑运算；还支持分割基元。MAC执行单周期乘法、乘法/加法和乘法/减法操作，累积40位。移位器执行逻辑和算术移位、归一化、非归一化和导出指数运算。

移位器可用于有效地实现数字格式控制，包括多字和块浮点表示。内部结果（R）总线连接计算单元，以便任何单元的输出都可以是下一个周期中任何单元的输入。

强大的程序定序器和两个专用的数据地址生成器可确保将操作数高效地传递到这些计算单元。序列器支持条件跳转、子例程调用，并在单个周期内返回。ADSP-218xL系列采用内部计数器和循环堆栈，以零开销执行循环码；不需要明确的跳转指令来维护循环。

两个数据地址生成器（DAG）为同时进行的双操作数提取（从数据存储器和程序存储器）提供地址。每个DAG维护和更新四个地址指针。每当指针用于访问数据（间接寻址）时，它都会被四个可能的修改寄存器之一的值修改。长度值可以与每个指针相关联，以实现循环缓冲区的自动模寻址。

五条内部总线提供高效的数据传输：

•程序存储器地址（PMA）总线

•程序存储器数据（PMD）总线

•数据存储器地址（DMA）总线

•数据存储器数据（DMD）总线

•结果（R）总线

两条地址总线（PMA和DMA）共享一条外部地址总线，允许在片外扩展内存，两条数据总线（PMD和DMD）共享一个外部数据总线。字节内存空间和I/O内存空间也共享外部总线。

程序存储器可以存储指令和数据，允许ADSP-218xL系列成员在一个周期内获取两个操作数，一个从程序存储器中获取，另一个从数据存储器中获取。ADSP-218xL系列成员可以在同一周期内从程序内存中获取操作和下一条指令。

ADSP-218xL系列组件可以配置为与外部系统的16位内部DMA端口（IDMA端口）连接，以代替用于外部存储器连接的地址和数据总线。IDMA端口由16个数据/地址引脚和5个控制引脚组成。IDMA端口提供对DSP片上程序和数据RAM的透明、直接访问。

byte DMA端口（BDMA端口）提供了一个低成本、字节宽存储器的接口。BDMA端口是双向的，可以直接寻址多达4兆字节的外部RAM或ROM，用于程序覆盖或数据表的片外存储。

字节存储器和I/O存储器空间接口支持低存储器和具有可编程等待状态生成的I/O存储器映射外设。外部设备可以通过总线请求/授权信号（BR、BGH和BG）获得对外部总线的控制。一种执行模式（Go mode）允许ADSP-218xL继续从片上存储器运行。正常执行模式要求处理器在授予总线时停止。

ADSP-218xL系列成员可以响应11个中断。定时器、串行端口（SPORT）、BDMA端口和断电电路最多可以产生六个外部中断（一个边缘敏感、两个电平敏感和三个可配置）和七个内部中断。还有一个主RESET信号。这两个串行端口提供了一个完整的同步串行接口，具有可选的硬件压扩和各种有帧或无帧数据传输和接收操作模式。每个串行端口可以生成内部可编程串行时钟或接受外部串行时钟。

ADSP-218xL系列元件提供多达13个通用标志引脚。SPORT1上的数据输入和输出引脚可以交替配置为输入标志和输出标志。此外，八个标志可编程为输入或输出，三个标志始终是输出。

可编程间隔定时器产生周期性中断。A16位计数寄存器（TCOUNT）每n个处理器周期递减一次，其中n是存储在8位寄存器（TSCALE）中的缩放值。当计数寄存器的值达到零时，会生成一个中断，并从16位周期寄存器（TPERIOD）重新加载计数寄存器。