LXT386:QUAD T1/E1/J1收发器

LXT386是一款四路短程脉冲编码调制（PCM）收发器，可用于1.544 Mbps（T1）和2.048 Mbps（E1）应用。它在单个PBGA-160或LQFP-100封装中集成了四个独立的接收器和四个独立发射器。

发射驱动器提供与发射模式和电源电压变化无关的低阻抗。LXT386传输符合G.703和T1.102规范的整形波形。LXT386超过了最新的传输回波损耗规格，如ETSIETS-300166。

LXT386的差分接收器架构提供了高噪声干扰容限，并且能够处理高达12dB的电缆衰减。数字时钟恢复PLL和抖动器参考低频1.544 MHz或2.048 MHz时钟。

LXT386采用了一种先进的无晶体抖动衰减器，可在接收和发射路径之间切换。抖动衰减性能符合最新的国际规范，如CTR12/13。抖动衰减性能针对同步光网络/同步数字体系（SONET/SDH）应用进行了优化。

LXT386可以配置为具有G.772兼容非侵入性保护监测点的3信道收发器。它使用单个3.3V电源以实现低功耗。LXT386 JA的恒定延迟特性以及所有变送器的断电模式允许在不使用继电器的情况下实现无触点保护开关（HPS）应用。

特征

•单轨3.3V电源，带5V容差输入

•每通道功耗低至150mW（典型值）

•卓越的无晶体抖动衰减器

--符合ETSI CTR12/13、ITU G.736、G.742、G.823和AT&T Pub 62411规范

--针对SONET/SDH应用进行了优化，符合ITU G.783映射抖动规范

--恒定吞吐量延迟抖动衰减器

•无继电器的1对1保护的无触点保护开关（HPS）

•HDB3、B8ZS或AMI线路编码器/解码器

•根据ITU G.772提供受保护的监测点

•模拟/数字和远程环回测试功能

•符合ITU G.775、ETS 300 233和T1.231的服务水平

•8位并行或4线串行控制接口

•硬件和软件控制模式

•符合IEEE 1149.1的JTAG边界扫描测试端口

•160个PBGA和100引脚LQFP封装

应用

■ SONET/SDH支路接口

■ 数字交叉连接

■ 公用/专用交换干线接口

■ 微波传输系统

■ M13、E1-E3多路复用器

图1:LXT386结构图

功能描述

图1是LXT386的简化框图。LXT386是一款完全集成的四线接口单元，专为T1 1.544 Mbps和E1 2.048 Mbps的短程应用而设计。每个收发器前端与四条线路连接，一对用于传输，一对进行接收。这两条线路构成了一个用于全双工传输的数字数据环路。

LXT386可以通过硬连线引脚或微处理器通过串行或并行接口（主机模式）进行控制。

发射机定时基准是TCLK，接收机基准时钟是MCLK。LXT386设计用于用作模拟前端（线路驱动器和数据恢复）时，无需任何参考时钟即可运行。如果使用片上时钟恢复功能，MCLK是强制性的。所有四时钟恢复电路共享由MCLK输入信号定义的相同参考时钟。

初始化

在加电期间，收发器保持静止，直到电源达到VCC的约60%。在加电期间，内部重置将所有寄存器设置为默认值，并重置LOS的状态和状态机。

复位操作

在修订版B1中，没有将连接引脚100转换为RESET引脚。只有B1版本需要在引脚100处将上拉电阻器连接到VCC，所有其他版本都不需要上拉电阻器。注意：BGA封装没有aRESET引脚。

重置LXT386有两种方法：

1.超控复位-在硬件模式或主机模式下将复位引脚设置为低电平。在RESET引脚返回高电平之前，LXT386将保持冻结状态，无法工作。一旦RESET引脚返回高电平，LXT386将正常工作。重写重置将所有内部寄存器更改为默认值。

2.软件复位-写入RES复位寄存器会启动1微秒的复位周期，Intel非多路复用模式除外。在Intel非多路复用模式下，重置周期需要2微秒。有关更多信息，请参阅主机模式部分。此操作将所有LXT386寄存器更改为默认值。

接受者

LXT386中的四个接收器是相同的。以下段落描述了其中一个的操作。

双绞线输入通过1:2降压变压器接收。RTIP接收正脉冲，RRING接收负脉冲。恢复的数据在双极模式下在RPOS和RNEG输出，在单极模式下在RDATA输出。恢复的时钟在RCLK处输出。相对于RCLK的RPOS/RNE验证是引脚可选的（CLKE）。

接收信号通过峰值检测器和数据切片器进行处理。峰值检测器对接收到的信号进行采样，并确定其最大值。峰值的百分比作为阈值水平提供给数据切片器，以确保最佳的信噪比。对于DSX-1应用（线路长度输入LEN2-0从011到111），阈值设置为峰值的70%（典型值）。在指定的操作条件范围内，该阈值保持在指定水平以上，连续15次为零。对于E1应用（LEN2-0=000），阈值为50%（典型值）。

接收器能够准确恢复衰减高达12 dB的信号（从2.4V开始），对应于约500 mV的接收信号电平。最大线路长度为1500英尺的ABAM电缆（衰减约6 dB）。无论接收信号电平如何，峰值检测器都保持在0.150 V（典型值）的最小电平以上，以提供对脉冲噪声的免疫力。

经过数据切片器处理后，接收到的信号进入数据和定时恢复部分。数据和定时恢复电路提供的输入抖动容限优于Pub 62411和ITU G.823的要求，如测试规范图2所示。

根据所选的选项，恢复的时钟和数据信号可以通过抖动衰减器、B8ZS/HDB3/AMI解码器路由，并可以作为双极或单极数据输出到成帧器。

图2:LXT386抖动容忍性能

信号丢失检测器

LXT386中的信号丢失检测器使用专用的模拟和数字信号丢失检测电路。它独立于其内部数据限幅器比较器，并符合最新的ITU G.775和ANSI T1.231建议。在软件控制下，检测器可以配置为符合ETSI ETS 300 233规范（LACS寄存器）。在硬件模式下，LXT386支持E1的G.775 LOS和T1操作的ANSI T1.231 LOS。

接收器监视器以RCLK频率加载数字计数器。计数器在接收到零时递增，每次接收到一（标记）时重置为零。根据操作模式，一定数量的连续零设置LOS信号。恢复的时钟由RCLK输出端的MCLK替换，相位误差最小。接收操作需要MCLK。当LOS条件被清除时，LOS标志被重置，其他转换将MCLK替换为RCLK处的恢复时钟。RPOS/RNEG将在该信道的整个LOS检测期间反映接收器输入端的数据内容。

E1模式

在G.775模式下，如果信号连续32个脉冲间隔低于200mV（典型值），则检测到信号丢失。当接收到的信号达到12.5%的1密度（在滑动的32位周期内有4个标记），连续零不超过15个，信号电平超过250mV（典型值）时，LOS标志被重置，另一个转换将MCLK替换为RCLK处的恢复时钟。

在ETSI 300 233模式下，如果信号在2048个连续间隔（1ms）内低于200mV，则检测到信号丢失。当信号电平等于或大于250mV并持续超过32个连续脉冲间隔时，当输入信号发生转变时，LOS条件被清除，输出引脚返回低电平。通过将LACS寄存器位设置为1来激活此模式。如果有必要使用带视距的AIS，请参阅勘误表10.3了解实现方法。

T1模式

采用T1.231视距检测标准。如果175个连续脉冲位置的信号低于200mV，则检测到LOS。在从接收脉冲开始的175个连续脉冲位置的时段内检测到12.5%的平均脉冲密度时，LOS条件终止。当信号电平等于或大于250mV时，输入信号被认为具有转换。

数据恢复模式

在数据恢复模式下，LOS数字定时来自内部自定时电路。RPOS/RNEG在信号丢失期间保持活动状态。模拟视距检测器符合ITU-G.775建议。LXT386监测输入信号幅度。任何低于200mV或超过30µs（典型值）的信号都会激活相应的LOS引脚。当信号幅度上升到250mV以上时，LOS状态被清除。根据ITU G.775，LXT386需要多于10个且少于255个比特周期来声明LOS条件。

报警指示信号（AIS）检测

AIS检测由接收器独立于任何环回模式执行。此功能仅在主机模式下可用。由于在数据恢复模式下没有时钟，AIS检测将无法在该模式下工作。AIS要求MCLK应用时钟，因为此功能依赖于时钟来计算一个间隔内的个数。

E1模式

当LACS寄存器位清零时，一种适用于ETSI和ITU的检测模式可用。如果LACS寄存器位设置为1，请参阅勘误表10.3以实现这一点：

ETSI ETS300233和G.775检测

当接收到的数据流在512比特的非周期内包含少于3个零时，声明AIS条件。当检测到512位内的3个或更多个零时，AIS条件被清除。

T1模式

采用ANSI T1.231检测。当在任何8192位的字符串中检测到小于9个零时，声明AIS条件。这相当于5.3毫秒内99.9%的密度。当接收到的信号在任何8192比特的字符串中包含9个或更多个零时，AIS条件被清除。

在役代码违规监控

在具有HDB3/B8ZS解码的单极I/O模式下，LXT386在一个RCLK周期内报告RNEG/BPV上的双极违规，因为每个HDB3/B8KS代码违规都不属于零代码替换规则的一部分。在AMI模式下，所有双极违规（两个具有相同极性的连续脉冲）都会在BPV输出端报告。

发送

LXT386的四个低功率发射机是相同的。

在双极模式下，传输数据在TPOS/TNEG或单极模式下在TDATAn串行时钟输入设备。传输时钟（TCLK）提供输入同步。通过将TNEG拉高超过16个连续的TCLK时钟周期来选择单极I/O和HDB3/B8ZS/AMI编码/解码。发射机在TCLK的下降边缘对TPOS/TNEG或TDATA输入进行采样。有关MCLK和TCLK的定时特性，请参阅测试规范部分。如果没有提供TCLK，发射机将保持断电状态，TTIP/TRING输出将保持在高Z状态。此外，通过输出启用寄存器（OER）中的OE引脚（所有端口）和/或端口的OEx位，也可以实现快速输出三稳态。

零抑制仅在单极模式下可用。两种零抑制类型是用于T1环境的B8ZS和用于E1环境的HDB3。选择的方案取决于设备是设置为T1还是E1操作（由LEN2-0脉冲整形设置决定）。LXT386还支持AMI线路编码/解码，如图3所示。在硬件模式下，AMI编码/解码由CODEN引脚选择。在主机模式下，AMI编码/解码由GCR（全局控制寄存器）中的第4位选择。

图3:50%AMI编码

每个输出驱动器由单独的电源（TVCC和TGND）供电。如果在TCLK被拉高的同时没有MCLK被提供，则传输脉冲整形器被旁路。在这种情况下，TPOS和TNEG控制TTIP和TRING上的脉冲宽度和极性。在MCLK供电和TCLK拉高的情况下，驱动器进入TAOS（传输所有模式）。请注意，TAOS发生器使用MCLK作为定时参考。为了确保输出频率在规格范围内，MCLK必须具有适用的稳定性。TAOS在远程环回期间被抑制。

传输脉冲整形

传输的脉冲形状是使用高速D/a转换器在内部生成的。整形脉冲进一步应用于线路驱动器，以便在TTIP和TRING时传输到线路上。无论是驱动标记、空格还是处于过渡状态，线路驱动器都能提供恒定的低输出阻抗。当与变压器串联的外部精密电阻器（精度为±1%）一起使用时，这种控制良好的动态阻抗提供了出色的回波损耗。

硬件模式

在硬件模式下，引脚LEN0-2决定脉冲整形，如表2所述。LEN设置还确定操作模式是T1还是E1。请注意，在T1操作模式下，所有四个端口将共享相同的脉冲整形设置。在主机模式下，每个通道都有独立的脉冲整形功能。

主机模式

在主机模式下，脉冲整形数据寄存器（PSDAT）的内容决定了TTIP/TRING处脉冲输出的形状。

传输脉冲整形

传输的脉冲形状是使用高速D/a转换器在内部生成的。整形脉冲进一步应用于线路驱动器，以便在TTIP和TRING时传输到线路上。无论是驱动标记还是驱动标记，线路驱动器都能提供恒定的低输出阻抗。

输出驱动器电源

输出驱动器电源（TVCC引脚）的标称电压可以是3.3V或5V。当TVCC=5V时，LXT386驱动E1（75Ω/120 8486》）和T1 100Ω 线路通过1:2变压器和11Ω/9.1Ω串联电阻器。

当TVCC=3.3V时，LXT386通过1:2变压器和11Ω串联电阻器。应使用具有1:2变压器且没有串联电阻器的配置来驱动T1 100Ω 线。去除TVCC=3.3V的T1应用的串联电阻器，可以提高设备的功耗。

另一方面，发射配置中的串联电阻器提高了发射回波损耗性能。良好的传输回波损耗性能可最大限度地减少恶劣电缆环境中的反射。此外，串联电阻器可防止耦合到设备的浪涌。电阻器应用于需要保护开关而无需外部继电器的系统。

电源排序

对于LXT384，我们建议先对TVCC进行排序，然后对VCC进行排序，或者与TVCC同时进行排序，以防止电流消耗过大。