40MX和42MX FPGA系列
引脚说明
CLK / A / B ， I / O
全局时钟
PRA ， I / O
PRB ， I / O
探头A / B
时钟输入的时钟分配网络。 CLK是
40MX同时CLKA和CLKB是42MX设备。该
时钟输入时钟的逻辑之前，缓冲
模块。该引脚也可以用作I / O操作。
DCLK ， I / O
诊断时钟
时钟输入诊断探头和设备
编程。 DCLK是活跃在MODE引脚
HIGH 。该引脚为I / O时， MODE引脚
低。
GND
地
探头销从任何用户可用于输出数据
在装置内定义的设计节点。每个诊断
销可以配合使用其它探针
以允许实时诊断任何信号路径的输出
内的设备。探针针可以作为一个用户可
定义I / O时，验证工作已经完成。该
针的探头功能，可以永久禁用于
保护编程设计的保密性。探头
引脚访问时， MODE引脚为高电平。该引脚
作为一个I / O时， MODE引脚为低电平。
QCLKA / B / C / D ， I / O
象限时钟
输入供电电压低。
I / O
输入/输出
输入，输出三态或双向缓冲器。输入
输出电平与标准TTL和兼容
CMOS规格。未使用的I / O引脚被配置
如图所示Designer软件
表40 •
设备
A40MX02 ， A40MX04
A42MX09 ， A42MX16
A42MX24 ， A42MX36
未使用的I / O配置
CON组fi guration
拉低
拉低
三态
象限时钟输入为A42MX36设备。当不
作为寄存器控制信号，这些引脚可以发挥作用
作为用户I / O 。
SDI I / O
串行数据输入
串行数据输入诊断探头和设备
编程。 SDI是积极的，当MODE引脚为高电平。
该引脚为I / O时， MODE引脚为低电平。
SDO ， I / O
串行数据输出
串行数据输出诊断探头和设备
编程。 SDO是活动时， MODE引脚为高电平。
该引脚为I / O时， MODE引脚为低电平。
SDO仅适用于42MX设备。
当硅资源二正被使用， SDO将作为一个
输出而"checksum"命令运行。它会
返回到用户I / O时"checksum"完成。
TCK ， I / O
测试时钟
在所有情况下，建议将所有未使用的MX I / O
引脚为低电平电路板上。这适用于所有双
目的引脚，当配置为I / O的为好。
LP
低功耗模式
控制所有42MX设备的低功率模式。该
装置被放置在所述低功率模式通过连接
在LP引脚为逻辑高电平。在低功耗模式下，所有的I / O都
三态，所有的输入缓冲器被断开，并且该芯
该装置的断开。要退出低功耗模式，
在LP引脚必须设置为低。该器件进入低
之后的唱片销功率模式了800ns被驱动到逻辑
HIGH 。它会在恢复后为200ps正常运行
唱片引脚被驱动到逻辑低。
模式
模式
时钟信号移位的边界扫描测试（BST）数据
到器件中。该引脚为I / O时，
"Reserve JTAG"没有在设计软件检查。
BST引脚仅在A42MX24和A42MX36可用
设备。
TDI ， I / O
测试数据
控制使用的多功能引脚（ DCLK ， PRA ， PRB ，
SDI ， TDO ） 。 MODE引脚保持高电平提供
验证能力。 MODE引脚应
通过一个10kΩ电阻端接至GND ，这样的
MODE引脚可在需要时被拉高。
NC
无连接
串行数据输入，用于BST指令和数据。数据
中移动在TCK的上升沿。该引脚功能
当"Reserve JTAG"中未选中的I / O的
设计软件。 BST引脚只适用于
A42MX24和A42MX36设备。
TDO ， I / O
测试数据输出
串行数据输出为BST指令和测试数据。这
引脚用作I / O时"Reserve JTAG"不
检查的设计软件。 BST引脚只
提供A42MX24和A42MX36设备。
该管脚没有连接到该装置内的电路。
这些引脚可被驱动到任何电压或可留
浮动的装置的操作没有任何影响。
v6.0
1-77
ACTEL [ Actel Corporation ]
