的ProASIC
PLUS
闪存系列FPGA
边界扫描（ JTAG ）
的ProASIC
PLUS
设备与IEEE标准兼容
1149.1 ，它定义了一组硬件结构和
机制具有成本效益，板级测试。该
基础的ProASIC
PLUS
边界扫描逻辑电路是由
在TAP （测试访问端口） ， TAP控制器，测试数据
寄存器和指令寄存器（图
该电路
支持所有强制性IEEE 1149.1指令（ EXTEST ，
SAMPLE / PRELOAD和BYPASS ）和可选的
IDCODE指令（表
每个试验段通过TAP ，具有访问
5相关引脚： TCK （测试时钟输入） ， TDI和TDO
（测试数据输入和输出） ，TMS （测试模式选择器）
和TRST （测试复位输入）。 TMS ， TDI和TRST是
配备上拉电阻，以确保正常
当没有输入数据被提供给他们的操作。这些
引脚专门用于边界扫描测试使用。爱特
建议标称20 kΩ的上拉电阻是
添加到TDO和TCK引脚。
TAP控制器是一个4位的状态机（ 16种状态）
该操作如图
该
1和0表示必须存在于所述值
TMS在TCK的上升沿对给定的状态转换
发生。 IR和DR表明，指令寄存器
或数据寄存器工作在这种状态。
的ProASIC
PLUS
设备已经被至少编程
一次完整的边界扫描功能是
可用。此前被编程， EXTEST不
可用。如果边界扫描功能之前，需要
编程，参照网上
对
Actel的网站和搜索的ProASIC
PLUS
BSDL 。
I / O
I / O
I / O
I / O
I / O
测试数据
注册
TDI
TCK
TMS
龙头
调节器
指令
注册
设备
逻辑
TRST
TDO
I / O
I / O
I / O
I / O
I / O
图2-9 •
的ProASIC
PLUS
JTAG边界扫描测试逻辑电路
表2-6 •
边界扫描操作码
十六进制操作码
EXTEST
采样/预
IDCODE
00
01
0F
钳
绕行
表2-6 •
边界扫描操作码
十六进制操作码
05
FF
2 -8
v5.9
I / O
I / O
I / O
I / O
旁路寄存器
ACTEL [ Actel Corporation ]
