AD561
图5.电路图示出了参考，控制放大器，开关单元， R-2R梯形，和位安排
AD561的
比，使得它不需要使用用于梯子附加区域
电阻器。 Q中的当前
16
被添加到该梯形平衡它
正常，但不被切换到输出;因此，满量程为
1024分之1023 2毫安。
Q的开关单元
3
, Q
4
, Q
5
和Q
6
用于引导细胞
目前无论是对地（第1位低）或DAC输出
（第1位的高点） 。在整个开关单元执行相同的电流
该位是否打开或关闭，最小化热瞬变和
接地电流误差。逻辑阈值，其中产生
从正电源（见数字逻辑接口） ，被施加
给每个小区的一侧。
将假设为“1”状态（类似于TTL） ，但它们是高
阻抗和受噪声影响。未使用数字输入
应直接连接到地或V
CC
如所希望的。
建立时间
高速NPN电流控制开关单元和
在AD561的内部补偿的参考放大器
专为快速稳定运行而设计。典型的
建立时间
±
0.05 ％ （1/2 LSB）为最坏的情况下，过渡
（大进， 0111111111 〜1000000000 ）小于250纳秒;
低阶位的所有定居少于200纳秒。 （最坏情况
当所有位都被交换的，尤其是最高有效位发生沉降）。
充分实现这一高速性能要求严格
对细节的关注在所有应用领域的用户和
测试。
在条款中指定的沉降时间为AD561
电流输出，固有的高速DAC的操作模式。
然而，大多数DAC应用需要的电流 - 电压
变换在信号路径中的某个时刻，虽然一个
未缓冲的电压电平（不使用运算放大器）适合于
在逐次逼近型A / D转换器使用（参见第8页）
或者在许多显示器应用中。这种形式的转换可以
提供非常快速的操作，如果适当的设计和布局已经完成。该
最快的电压转换是通过连接一个低的值来实现
电阻直接输出，如图9所示。在这种情况下，
建立时间主要是由小区切换判定
时间和由AD561输出电容的RC时间常数
25皮法（加杂散电容）结合tance
输出电阻值。稳定到满刻度的0.05 ％ （对于全
量程转换）需要7.6时间常数。这种效果是
重要的R > 1 kΩ的。
如果运算放大器必须被使用，以提供低阻抗输出
信号，在解决某个时间损失是由于运放可以看出
动态。正常电流 - 电压转换器的运算放大器
电路被显示在应用电路中第5页，使用
快速解决AD509 。所示的电路来解决
±
1/2最低位
在600 ns的单极和1.1
µs
双极性。 DAC输出
电容，其作为一个杂散电容在运算放大器
反相输入端，必须通过一个反馈电容来补偿，
如图所示。该值应慎重选择用于每个
应用程序以及每个运算放大器的类型。
图6.数字阈值与正电源
数字逻辑接口
所有标准正电源逻辑系列与接口简单
该AD561 。数字码是正真二进制（所有位
高，逻辑“1”，赋予正的满量程输出）。逻辑输入
负荷率（NA最大100在逻辑“ 1 ”， -25
µA
最大值在逻辑“0”，
3 pF的电容），小于1当量的数字式负荷为所有
逻辑系列，包括无缓冲CMOS 。数码
阈值在内部设置为在正电源的功能，如
如图6所示，对于大多数应用，连接V
CC
对
正逻辑供应将设置阈值在适当水平
最大的抗噪声能力。对于非标准的应用程序，请参阅
图6为阈值电平。未提交位输入线
–6–
REV 。一
AD [ ANALOG DEVICES ]
