数据表
1999年6月
ORCA
系列3C和3T的FPGA
在一个PFU的八个锁存器/ FFs的共用时钟（CLK）
和时钟选项使能（ CE ） ，局部置位/复位（ LSR ） ，
和前端数据选择（ SEL ）输入。当CE是显示
体健，每个锁存器/ FF保留其原来的值时，
主频。时钟使能， LSR和SEL输入可以是
反相为低电平。
该锁存器的置位/复位操作/ FF是由控制
两个参数：复位模式和置位/复位值。当
全局置位/复位（ GSRN ）和当地置位/复位（ LSR ）
信号不被认定，则闩锁/ FF正常操作。
复位模式被用来选择一个同步或
LSR异步操作。如果同步， LSR有
要启用该选项仅在时钟使能（ CE或
ASWE ）有效或LSR有优先于
时钟使能输入端，从而设置/复位FF不知疲倦
时钟的状态下垂启用。时钟
使能支持农民田间学校，没有锁。这是imple-
通过使用一个2输入多路转换器上的FF输入mented ，
与一个输入作为FF和的先前状态的
其它输入被施加给FF的新数据。该
选择这2输入多路复用器的时钟使能（ CE或
ASWE ） ，它选择新的数据，或前
一状态。当时钟使能无效时， FF输出
当在时钟边沿到达放不改变。
可编程逻辑单元
（续）
PLC锁存器/触发器
在8个通用锁存在PFU / FFS不能
在各种CON组fi gurations使用。在某些情况下，
配置选项适用于所有八个锁存器/农民田间学校
在PFU和
一些应用到锁存器/ FFs的上一个nibble-
其中第九FF被认为是indepen-范围的基础
dently 。
对于其他选项，每个锁存器/ FF独立
可编程的。此外，第九FF可用于
多种功能。
锁存器/农民田间学校可以CON组fi gured作为任何正向或
负电平敏感的锁存器，或正或负的
边沿触发的触发器（第九寄存器只能是
FF ） 。在一个给定的PFU所有锁存器/ FFs的共享相同的
时钟，时钟到这些锁存器/ FFs的可
反转。输入到每个锁存器/ FF是来寻
对应的LUT输出（ F [ 7：0] ），或直接数据
输入（DIN [7： 0]）。锁存/ FF输入，也可以绑
逻辑1或逻辑0 ，这是默认的。
表7.配置RAM控制锁存器/
触发器操作
功能
LSR操作
时钟极性
前端选择*
LSR优先
锁存/ FF模式
启用GSRN
选项
异步或同步
非反相或倒置
直接（DIN [7：0 ] ），或者从查找表（F [7： 0]）的
无论是LSR或CE优先
锁存器或IP- FL佛罗里达州运
常见于PFU所有插销/农民田间学校
GSRN启用或有没有影响
PFU锁存/农民田间学校
设置或重置
CE或ASWE或无
LSR或无
在每一个锁存器/ FF在PFU单独设置
置位/复位模式
时钟使能
LSR控制
*不适用于FF [ 8 ] 。
通过集团（锁存/ FF [ 3 ： 0 ] ，锁存器/ FF [ 7 ： 4 ] ，和FF [8] ）
朗讯科技公司
25
AGERE [ AGERE SYSTEMS ]
