数据表
1999年6月
ORCA
系列3C和3T的FPGA
特殊的功能块
（续）
s
边界扫描
日益增加的集成电路的复杂性（ IC）的
和IC封装增加测试的DIF网络culty
印刷电路板（PCB） 。为了解决这个测试
问题，该
IEEE
标准1149.1 / D1 （ IEEE标准
测试访问端口和边界扫描结构）是
在实施
ORCA
系列FPGA 。它允许
用户能够有效地测试之间的互联
在PCB上的集成电路以及测试英特
磨碎的电路本身。该
IEEE
1149.1 / D1的标准是一种
明确定义的协议，以确保互操作性
间的边界扫描（ BSCAN ）配备设备
从不同的供应商。
该
IEEE
1149.1 / D1的标准定义了一个测试访问
端口（ TAP） ，它由一个四针接口与
可选的复位引脚为英特边界扫描测试
磨碎的电路在一个系统中。该
ORCA
FPGA系列
提供了四个接口引脚：测试数据输入（ TDI ） ，测试
模式选择（TMS）测试时钟（TCK ）和测试数据输出
（ TDO ） 。该
PRGM
引脚用于侦察网络gure设备
也复位边界扫描逻辑。
用户测试主机串行加载测试命令和
测试数据到FPGA通过这些引脚以驱动输出
提出和研究的投入。在显示的CON组fi guration
图36中，其中的边界扫描是用来测试集成电路，
测试数据被串行地发送到网络连接的第一个TDI的
BSCAN器件（U1 ） ，通过TDO / TDI连接
BSCAN设备（ U2和U3 ）之间，进出TDO
最后BSCAN设备（ U4 ） 。在这种配置中，
的TMS和TCK信号被路由到所有的边界扫描
并行芯片，使所有的边界扫描元件
操作在相同的状态。在其他CON连接gurations ， mul-
tiple扫描路径来代替一个单一的环。当
多个扫描路径被使用时，每个环是indepen-
通过其自身的TMS和TCK信号dently控制。
图37提供了用于组件的系统接口
在印刷电路板的边界扫描测试中使用。三
显示的主要成分是测试主机， boundary-
扫描支持电路，与被测器件
（被测设备） 。这里显示的是被测器件
ORCA
系列
FPGA的专用边界扫描电路。该
测试主机通常是下列之一：自动测试
设备（ATE） ，工作站，个人计算机，或一个微处理器的
处理器。
TMS TDI
TCK
TDO
净
U2
纯B
C网
TMS TDI
TCK
TDO
U2
TDI
TMS
TCK
TDO
TMS TDI
TCK
TDO
TMS TDI
TCK
TDO
U3
U4
见放大图BELOW
TDO TCK TMS TDI
PT [ IJ ]
TAPC
绕行
注册
指令
注册
扫描
OUT
BSC
DCC
BDC
PL [ IJ ]
扫描
IN
P_OUT
p_ts
扫描
OUT
P_IN
扫描
IN
P_IN
p_ts
P_OUT
PLC
ARRAY
P_IN
P_OUT
p_ts
扫描
OUT
扫描
IN
BSC
BDC DCC
P_IN
P_OUT
扫描
IN
BSC
BDC
DCC
PR [ IJ ]
p_ts
扫描
OUT
BSC
DCC BDC
PB [ IJ ]
5-5972(F)
关键字： BSC =边界扫描单元， BDC =双向数据单元，
和DCC =数据控制单元。
图36.印刷电路板与Boundary-
扫描电路
朗讯科技公司
57
AGERE [ AGERE SYSTEMS ]
