ORCA
系列3C和3T的FPGA
数据表
1999年6月
主并行模式
主并行CON组fi guration模式一般是
用于连接到工业标准，字节宽的MEM
储器，如2764 ，以及较大的EPROM 。图54
提供了主并行模式的连接。该
FPGA输出上的一个18位的地址[ 17 ： 0 ]内存
和读取配置数据的上升沿1字节
RCLK的边缘。并行字节内部serial-
源化开始的至少显著位， D0中。 D [ 7：0]的
FPGA的可连接到D [7：0 ]的微处理器的的
处理器只有一个标准舞会文件格式。如果一个
。位或.rbt文件是从使用
ORCA
铸造，那么
用户必须反映在。位或.rbt文件或字节
离开。位或.rbt文件不变，并连接D [ 7 ： 0 ]
FPGA中的D [0：7 ]的微处理器。
FPGA CON组fi guration模式
有八种方法CON连接guring的FPGA 。
配置模式是七所选择的
M0，M1 ，M2输入。第八CON组fi guration模式
通过边界扫描接口访问。一
第四输入，M3，用于选择的频率
内部振荡器，它是在源CCLK
一些配置模式。标称频率
内部振荡器为1.25兆赫和10兆赫。该
1.25MHz的频率被选择时， M3的输入是
未连接或驱动为高电平状态。
有三种基本的FPGA配置模式：
主，从和外围设备。配置数据
可以串行或并行地发送到FPGA
字节。作为一个高手， FPGA提供控制显
的NAL出来的数据选通信号，作为一个从设备，时钟是
外部产生并提供到CCLK的输入。
在3周的模式中，FPGA用作
微处理器的外设。表34列出了功能
配置模式引脚。需要注意的是2的配置
以前可用的OR2Cxx化模式和
OR2C / TxxA设备（主设备平行向下同步
异步的外设）已被删除的系列3
设备。
表34.配置模式
DOUT
A[17:0]
A[17:0]
CCLK
TO菊花
CHAINED
器件
D[7:0]
D[7:0]
EPROM
OE
CE
DONE
ORCA
系列
FPGA
节目
M2 M1 M0
0
0
0
0
0
1
0
1
0
CCLK
产量
输入
产量
CON组fi guration
模式
大师系列
从并行
微处理器：
摩托罗拉* Pow-
ERPC
微处理器：
英特尔1960
主并行
异步外设
版权所有
从串行
数据
串行
并行
并行
V
DD
V
DD
或GND
PRGM
M2
M1
M0
HDC
最不发达国家
RCLK
图54.主并行配置示意图
在主并行模式下，起始内存地址
是00000 （十六进制） ，并在FPGA递增地址
每个字节加载。
一个主模式FPGA接口可以对内存
并提供DOUT CON组fi guration数据附加
FPGA的菊花链。该CON组fi guration数据
DOUT与下降沿同步地提供
的CCLK 。在CCLK输出的频率是8
倍RCLK的。
0
1
1
1
1
1
0
0
1
1
1
0
1
0
1
产量
产量
产量
输入
并行
并行
并行
串行
*
摩托罗拉
是摩托罗拉公司的注册商标。
92
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
