数据表
1999年6月
ORCA
系列3C和3T的FPGA
可编程逻辑单元
F5D
所述可编程逻辑单元（PLC）的由一个亲的
可编程功能单元（ PFU） ，补充逻辑
和互连单元（SLIC ）和布线资源。所有
阵列中的PLC是只用功能上相同
为提高路由连接的细微差别
布通率。在PFU ，其中包含8个4输入LUT ，
八个锁存器/农民田间学校，还有一个FF的逻辑实现，
在下一节中所讨论的，随后discus-
该SLIC与PLC的布线资源的sions 。
K
7
_0
K
7
_1
K
7
_2
K
7
_3
K
6
_0
K
6
_1
K
6
_2
K
6
_3
K
5
_0
K
5
_1
K
5
_2
K
5
_3
K
4
_0
K
4
_1
K
4
_2
K
4
_3
F5C
DIN7
DIN6
DIN5
DIN4
DIN3
DIN2
DIN1
DIN0
CIN
F5B
K
3
_0
K
3
_1
K
3
_2
K
3
_3
K
2
_0
K
2
_1
K
2
_2
K
2
_3
K
1
_0
K
1
_1
K
1
_2
K
1
_3
K
0
_0
K
0
_1
K
0
_2
K
0
_3
F5A
LSR
CLK
CE
SEL
ASWE
F7
F6
F5
F4
F3
F2
F1
F0
可编程功能单位
PFU就能用于逻辑。每个PFU有50个外部
输入端和18个输出端，并且可以在几个操作
模式。的输入和输出的功能
取决于操作模式。
该PFU使用36对LUT的数据输入线，八
对于锁存器/ FFs的， 5控制输入数据输入线
（ ASWE ，CLK， CE ，LSR， SEL）中，并且一个进位输入（ CIN）的
快速运算功能和通用数据
输入用于第九FF 。有八种组合数据
输出（每个LUT）中， 8锁存/注册
输出（每个锁存器/ FF ） ，进位输出（ COUT ）
并注册进位（ REGCOUT ）是来自
第九FF 。的进位输出信号，主要用于
快速算术功能。
图2和图3示出了高级别和详细
意见在PFU ，分别港口。八
套的LUT的输入端被标记以K
0
到K
7
同
每四个输入到具有一个后缀的每个LUT的
_x ，其中x是一个从0到3有四个F5
通过输入D.标记为A ，这些投入被用于
第五LUT的输入为5输入LUT或作为一个选择器，用于多
路复用两个4输入LUT 。这八个直接数据输入
锁存器/ FFs的被标记为DIN [7：0 ] 。注册LUT
输出被表示为Q [ 7：0] ，和组合的LUT
输出被标记为F [ 7：0] 。
在PFU实现在LUT的组合逻辑
而在锁存器/ FFs的时序逻辑。该LUT可以
静态随机存取存储器（SRAM） ，可用于
对于读/写或只读存储器。
每个锁存器/ FF可以接受来自其关联的查找表数据。
可选地，闩锁/ FFs的可以接受的直接数据
从DIN [7：0 ] ，从而消除了LUT的延迟，如果没有组合
torial功能是必要的。此外， CIN输入可
作为直接的数据源将第九FF 。该
LUT输出可以绕过锁/农民田间学校，从而降低
延迟了PFU的。因此能够使用的LUT
和锁存器/ FFs的或多或少独立地，允许，
例如，在LUT的一个比较器功能simulta-
在农民田间学校neously用移位寄存器。
朗讯科技公司
可编程
功能单元
（ PFU ）
Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
COUT
REGCOUT
5-5752(F)
5-5752(F)
图2. PFU端口
该PFU可配置在四个模式来操作：
逻辑模式，半逻辑模式，波纹模式，并且存储器
（RAM / ROM）的模式。此外，波纹模式具有四个
子模式和RAM模式可以在任何一个可以使用的
单或双端口存储器的方式。这些子模式
操作在下面的章节中讨论。
11
AGERE [ AGERE SYSTEMS ]
