ORCA
系列3C和3T的FPGA
数据表
1999年6月
可编程逻辑单元
（续）
表4.控制输入功能
模式
逻辑
CLK
LSR
CE
CE为所有插销/农民田间学校，
每四位可选
和第九FF
CE为所有插销/农民田间学校，
每四位可选
和第九FF
CE为所有插销/农民田间学校，
每四位可选
和第九FF
端口使能1
未使用
ASWE
CE为所有插销/农民田间学校，
每四位可选
和第九FF
纹波控制逻辑
输入
纹波控制逻辑
输入
写使能
未使用
SEL
LUT之间的选择
输入和直接输入
八个锁存器/农民田间学校
LUT之间的选择
输入和直接输入
八个锁存器/农民田间学校
LUT之间的选择
输入和直接输入
八个锁存器/农民田间学校
未使用
未使用
CLK所有锁存器/ LSR所有锁存器/
FFS
农民田间学校，每5位保留启用
BLE和第九FF
半逻辑/ CLK所有锁存器/ LSR所有锁存器/ FF ，
半波纹农民田间学校
每四位启用
和第九FF
纹波
CLK所有锁存器/ LSR所有锁存器/
FFS
农民田间学校，每5位保留启用
BLE和第九FF
内存CLK到RAM
端口使能2
（内存）
内存可选的同步。未使用
（只读存储器）
输出
逻辑模式
图3的PFU图表示逻辑
操作模式。在逻辑模式下， 8个LUT的
单独或灵活的组用于实现用户
逻辑功能。锁存器/农民田间学校可能IN连接使用
结用的LUT或分别与直接
PFU的数据输入。有三个基本的子模式
在PFU逻辑模式LUT操作： F4模式， F5模式，
和softwired LUT （ SWL ）模式。这些的组合
子模式是能够在每个PFU 。
F4模式中，示出简化的图4中，示出了
使用在PFU基本的4输入LUT的。输出
的F4 LUT可以在PFU的传递出来，捕获
在相关的锁存/ FF的查找表，或复用
输入：使用的F5 [ D A ]一个相邻的F4 LUT输出
在PFU 。只有相邻的LUT对（K
0
和K
1
, K
2
和K
3
, K
4
和K
5
, K
6
和K
7
）可以被复用，并
输出总是进入的偶数输出
这一对。
在LUT操作F5子模式，显示simpli-
在图4中网络连接版，指示使用5输入LUT来
实现逻辑。 5输入LUT是从两个创建
4输入LUT和一个多路转换器。 F5的LUT是
相同，为2 F 4个LUT所描述的复用
以前与约束输入到F4
的LUT相同。在F5 [A ：D ]输入，然后被用作
在网络FTH LUT输入。该方程为2 F 4的LUT
将被假定值有所不同F5的[A ：D ]输入，
1 F4 LUT假设F5 [A ：D ]输入为零，
另假设它是一个1 。的选择
适当的F4 LUT输出的F5 MUX的
F5 [A ：D ]信号产生一个5输入LUT 。任意组合
对F4和F5的LUT是每个PFU使用八不准
16位的LUT。实例八F4的LUT ，四F5
的LUT ，并且四个F4加2 F 5个LUT的组合。
14
F5D
K
7
F7
K
7
F6
K
6
F6
K
6
K
7
/K
6
K
5
F5
F6
K
5
F4
K
5
/K
4
F4
K
4
F4
F5C
F5B
K
4
K
3
/K
2
F2
K
3
F3
K
3
K
1
/K
0
F2
F0
K
2
F2
K
2
F5模式
K
1
F1
K
1
F0
K
0
F0
F5A
K
0
F4模式
复用F4模式
5-5970(F)
图4.简化的F4和F5逻辑模式
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
