ORCA
系列3C和3T的FPGA
数据表
1999年6月
中断主机处理器或者通过硬中断或
通过让主机处理器民调微处理器
界面。
微处理器接口的控制部是
在FPGA中，如果模式的可用下列通电
引脚说明
MPI
模式下，即使在FPGA尚未CON-
想通。在模式引脚（ M [2 ：0]）的设置中可以找到
此数据的FPGA配置模式部分
片，以及在安装和使用
MPI
对于组态
灰是在所讨论的
MPI
设置和控制小节
化。对于postconfiguration使用中，
MPI
必须是
通过使用包含在配置比特流
MPI
从你的设计元素库
ORCA
万家乐
库，或者通过设定的MP_USER位
MPI
CON-
之前的配置开始成形控制寄存器
灰（MPI寄存器将在后面讨论） 。
*
英特尔
和
i960
是Intel Corporation的注册商标。
微处理器接口（ MPI ）
该系列3 FPGA有一个专用的同步
微处理器接口功能块（见
图42）。该
MPI
是可编程的，与操作
PowerPC的
MPC800系列微处理器和
英特尔*
i960*
Ĵ核处理器;见表16和表17中，
分别为兼容处理器。该
MPI
imple-
ments一个8位接口的主处理器（ Pow-
ERPC
or
i960)
可用于配置和
在FPGA中，以及为用户定义的数据回读
处理和FPGA功能的一般监测。
除了专用功能寄存器，微
处理器接口允许多达16个的控制
用户寄存器（ RAM或触发器）在FPGA逻辑。一
同步/异步握手过程
用来控制与用户的逻辑数据在FPGA
数组。也有能力针对FPGA的逻辑来
D [ 7：0]中的
D [ 7：0]输出
以FPGA
路由
ORCA
3C / TXXX MPI
DONE
RD_DATA
INIT
D7
D6
D5
D4
D3
D2
D1
D0
D7IN
D7OUT
D6IN
D6OUT
D5IN
D5OUT
D4IN
D4OUT
D3IN
D3OUT
D2IN
D2OUT
D1IN
D1OUT
D0IN
D0OUT
PowerPC的
只
状态
注册
暂存器
注册
READBACK
数据寄存器
READBACK
ADDR注册
RESET
RD_CFG
PRGM
GSR
IRQ
部分ID
注册
TO GSR BLOCK
A4
A3
A2
A1
A0
RD
CS0
CS1
CCLK
M3
M2
M1
M0
MPI_IRQ
MPI_ACK
MPI_CLK
MPI_STRB
MPI_ALE
MPI_RW
MPI_B1
控制
注册
解码/控制
USER_START
USER_END
WR_CTRL
A[3:0]
以FPGA
路由
RDYRCV
CLK
i960
逻辑
ADS
ALE
W / R
RD / WR
BT
TS
PowerPC的
逻辑
CLKOUT
TA
PAD设备
I / O缓冲器
5-5806(F)
图42 。
MPI
框图
64
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
