ORCA
系列3C和3T的FPGA
数据表
1999年6月
微处理器接口（ MPI ）
（续）
MPI
设置和控制
该
MPI
有一系列可寻址寄存器，用于提供
MPI
控制和状态，配置和回读数据
转让， FPGA器件的识别，以及一个专用的用户暂存寄存器。所有寄存器都是8位宽度。该
地址映射为这些寄存器和用户逻辑地址空间表示在表19中，随后的描述
的寄存器和位功能。请注意，对于所有的寄存器中，最显著位是7位，并且至少显著位
是位0 。
表19. MPI设置和控制寄存器
地址
（十六进制）
00
01
02
03
04
05
06
07
08
09
0A
0B—0F
10—1F
注册
控制寄存器1 。
控制寄存器2 。
暂存寄存器。
状态寄存器。
配置/回读数据寄存器。
回读地址寄存器1 （位[ 7 ： 0 ] ） 。
回读地址寄存器2 （位[15：8 ]）。
设备ID寄存器1（位[ 7 ：0]） 。
设备ID寄存器2（位[ 15：8 ]）。
器件ID寄存器3 （位[ 23:16] ） 。
器件ID寄存器4 （位[ 31:24 ] ） 。
版权所有。
用户可自定义地址空间。
控制寄存器1
该
MPI
控制寄存器1是一个读/写寄存器。主处理器写入一个控制字节来配置
MPI 。
It
是由主处理器读取，验证控制位的先前写入的状态。
表20. MPI设置和控制寄存器描述
位＃
位0
描述
GSR输入。
该位设置为1调用了FPGA的全局置位/复位。必须将主机处理器
返回此位为0 ，除去GSR信号。 GSR不影响寄存器在
MPI
的地址0
到F的十六进制或配置寄存器。默认状态= 0 。
版权所有。
版权所有。
版权所有。
版权所有。
RD_CFG
输入。
改变该位为0的配置后，将启动回读。主机处理器
必须返回该位为1，删除
RD_CFG
信号。由于该位工作完全一样
RD_CFG
输入引脚，请参阅FPGA引脚说明了该信号的更多信息。默认状态= 1 。
版权所有。
PRGM
输入。
该位设置为0会导致FPGA开始配置并重置boundary-
扫描电路。主处理器必须返回该位为1，删除
PRGM
信号。由于该位
工作原理完全一样
PRGM
输入引脚（不同之处在于它没有复位
MPI ）
请参阅FPGA引脚
描述了该信号的更多信息。默认状态= 1 。
第1位
第2位
第3位
4位
第5位
第6位
第7位
68
朗讯科技公司
AGERE [ AGERE SYSTEMS ]
