5841
和
5842
8位串行输入，
锁存驱动程序
典型输入电路
V
DD
时钟
A
B
DATA IN
E
C
频闪
F
D
频闪
IN
产量
启用
产量
启用
OUT
N
G
DWG 。编号A- 12627
DWG 。 EP- 010-3
VDD
时序条件
(T
A
= +25
°
C，V
DD
= 5.0 V逻辑电平V
DD
和地面）
A.
最小数据有效时钟脉冲之前
（数据建立时间） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
75纳秒
时钟
串行
DATA IN
B.
最小数据有效时间时钟脉冲后
（数据保持时间） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
75纳秒
C.
最小数据脉冲宽度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
150纳秒
D.
最小时钟脉冲宽度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
150纳秒
E.
之间的时钟激活和频闪最短时间。 。 。 。 。 。 。 。 。 。 。 。
300纳秒
F.
最小选通脉冲宽度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
100纳秒
DWG 。 EP- 010-4A
G.
间频闪激活和典型时间
输出转变。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
1.0
µ
s
典型的输出驱动器
K
串行数据输入端存在被转移到移位寄存器
上的逻辑“0”到逻辑“1”的时钟输入脉冲的过渡。上
随后的时钟脉冲，寄存器转向数据信息
串行数据输出。串行数据必须出现在
输入之前的时钟输入波形的上升沿。
信息中存在的任何寄存器被转移到其相应的
锁存器当STROBE为高电平（串行到并行转换）。该
锁存器将继续作为长期接受新的数据作为选通举行
高。应用中的锁存器被旁路（频闪拉高）
将要求ENABLE输入是串行数据输入过程中的高。
当使能输入为高电平时，所有的输出缓冲器是
禁用（OFF）状态，而不会影响存储在所述锁存器中的信息或
移位寄存器。用ENABLE输入为低电平时，输出由控制
该锁存器的状态。
OUT
V
EE
子
DWG 。 EP- 021-8
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
ALLEGRO [ ALLEGRO MICROSYSTEMS ]
