5821
和
5822
8位串行输入，
锁存驱动程序
典型输入电路
VDD
时钟
串行
DATA IN
逻辑
地
1
功能框图
V
DD
4
逻辑
供应
串行
数据输出
频闪
OUTPUT ENABLE
（低电平有效）
2
串并移位寄存器
5
3
锁存器
6
IN
7
频闪&
产量
启用
16
15
14
13
12
11
10
9
MOS
双极
8
动力
地
DWG 。 FP- 013A
子
OUT
1
OUT
2
OUT
3
OUT
4
OUT
5
OUT
6
OUT
7
OUT
8
DWG 。 EP- 010-3
注意 - 有逻辑地和电源之间的电阻不确定
地面上。对于正确的操作，这些端子必须外接
在一起。
VDD
时钟&
串行
DATA IN
IN
输出端上的数字
(I
OUT
= 200毫安
V
DD
= 12 V)
8
7
6
5
4
3
2
1
UCN5821A最大。允许的占空比
在环境温度下
25
°
C
40
°
C
50
°
C
60
°
C
70
°
C
90%
100%
100%
100%
100%
100%
100%
100%
79%
90%
100%
100%
100%
100%
100%
100%
72%
82%
96%
100%
100%
100%
100%
100%
65%
74%
86%
100%
100%
100%
100%
100%
57%
65%
76%
91%
100%
100%
100%
100%
DWG 。 EP- 010-4A
典型的输出驱动器
OUT
输出端上的数字
(I
OUT
= 200毫安
V
DD
= 12 V)
8
7
6
5
4
3
2
1
UCN5821LW最大。允许的占空比
在环境温度下
25
°
C
40
°
C
50
°
C
60
°
C
70
°
C
67%
77%
90%
100%
100%
100%
100%
100%
59%
68%
79%
95%
100%
100%
100%
100%
54%
62%
72%
86%
100%
100%
100%
100%
49%
56%
65%
78%
98%
100%
100%
100%
43%
49%
57%
68%
86%
100%
100%
100%
7.2K
3K
子
DWG 。编号A- 14314
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
版权所有© 1985年， 2000年， Allegro MicroSystems公司
ALLEGRO [ ALLEGRO MICROSYSTEMS ]
