5821
和
5822
8位串行输入，
锁存驱动程序
串行数据输入端存在是
传送到移位寄存器中的
逻辑“0”到逻辑“1”的跃迁
时钟输入脉冲。在随后的
时钟脉冲，寄存器的数据移位
对串行数据信息
OUTPUT。串行数据必须
之前的上升沿出现在输入
该时钟输入波形。
G
时钟
A
B
DATA IN
E
C
频闪
F
D
产量
启用
OUT
N
DWG 。编号A- 12627
时序条件
(V
DD
= 5.0 V ，T
A
= +25
°
C，逻辑电平V
DD
和地面）
A.
最小数据有效时钟脉冲之前
（数据建立时间） ........................................... ............................
75纳秒
B.
最小数据有效时间时钟脉冲后
（数据保持时间） ............................................. ..............................
75纳秒
C.
最小数据脉冲宽度.............................................. ................
150纳秒
D.
最小时钟脉冲宽度.............................................. ..............
150纳秒
E.
F.
之间的时钟激活和频闪最短时间.......................
30纳秒
最小选通脉冲宽度.............................................. .............
100纳秒
信息存在任何寄存器
传送到其各自的闩锁，当
频闪高（串行到并行CON-
版本）。该锁存器将继续
接受新的数据，只要该STROBE
保持高电平。应用场合
锁存器被旁路（频闪拉高）
将要求ENABLE输入是
串行数据输入过程中的高。
当使能输入为高电平时，所有
的输出缓冲器被禁用（OFF）的
在不影响信息存储
在锁存器或移位寄存器。与
ENABLE输入为低电平时，输出
由锁存器的状态控制。
G.
间频闪激活和典型时间
输出转换................................................ ..........................
1.0
µ
s
真值表
串行
移位寄存器的内容
数据时钟
输入输入我
1
I
2
I
3
.............. I
8
H
L
X
H
L
R
1
R
2
.............. R
7
R
1
R
2
.............. R
7
X
X
.............. X
串行
数据选通
输出输入
R
7
R
7
R
8
X
P
8
L
H
R
1
R
2
R
3
.............. R
8
P
1
P
2
P
3
.............. P
8
X
L =低逻辑电平
H =高逻辑电平
X =无关
X
X
.............. X
L
H
P
1
P
2
P
3
..............
H H H ..............
P
8
H
锁存器的内容
I
1
I
2
I
3
.............. I
8
产量
启用
输出内容
I
1
I
2
I
3
..............
I
8
R
1
R
2
R
3
.............. R
8
X
P
1
P
2
P
3
.............. P
8
P =现状
R =以前的状态
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
ALLEGRO [ ALLEGRO MICROSYSTEMS ]
