欢迎访问ic37.com |
会员登录 免费注册
发布采购

AS7C4096A-12JCN 参数 Datasheet PDF下载

AS7C4096A-12JCN图片预览
型号: AS7C4096A-12JCN
PDF下载: 下载PDF文件 查看货源
内容描述: 5.0V 512K ×8 CMOS SRAM [5.0V 512K x 8 CMOS SRAM]
分类和应用: 内存集成电路静态存储器光电二极管
文件页数/大小: 10 页 / 325 K
品牌: ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
 浏览型号AS7C4096A-12JCN的Datasheet PDF文件第1页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第3页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第4页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第5页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第6页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第7页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第8页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第9页  
AS7C4096A
®
功能说明
该AS7C4096A是一个高性能的CMOS 4194304位的静态随机存取存储器(SRAM)设备组织成
524288字× 8位。它是专为存储应用中快速的数据存取,低功耗,以及简单的接口是
所需。
平等地址访问和周期时间(T
AA
, t
RC
, t
WC
)的10/12/15/20 NS与输出使能访问时间(T
OE
的) 5/6 NS是理想
对于高性能应用。该芯片使能输入端CE允许轻松扩展内存与多个银行的内存
系统。
当CE为高电平时,器件进入待机模式。该装置可保证不超过55MW的功耗的CMOS
待机模式。
写周期是由断言写使能( WE)完成,芯片使能( CE) 。输入引脚上的I / O1 -I / O8写入数据
上的WE (写周期1)或CE (写周期2)的上升沿。为了防止总线冲突,外部设备应该驱动I / O引脚
只有在输出已被禁用与输出使能( OE )和写使能( WE) 。
读周期是由断言输出使能( OE )来实现和芯片使能( CE ) ,以写使能( WE)高。该芯片
驱动器I / O管脚与由输入地址所引用的数据字。当任一芯片使能或输出使能是无效的,或写
使处于活动状态,输出驱动器保持在高阻抗模式。
所有的芯片的输入和输出为TTL兼容的,并且操作是从一个单一的5.0V电源电压。这个设备可以作为
每个行业标准的400密耳的36引脚SOJ和44引脚TSOP封装2 。
绝对最大额定值
参数
在V电压
CC
相对于GND
任何引脚相对于GND电压
功耗
存储温度(塑料)
温度V
CC
应用的
DC电流转换成输出(低电平)
符号
V
t1
V
t2
P
D
T
英镑
T
BIAS
I
OUT
–0.5
–0.5
–65
–55
最大
+7.0
V
CC
+0.5
1.0
+150
+125
20
单位
V
V
W
°C
°C
mA
注:应力大于那些在上市
绝对最大额定值
可能对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以外的本规范的业务部门所标明的任何其他条件的tional操作不暗示。接触
绝对最大额定值条件下工作会影响其可靠性。
真值表
CE
WE
OE
数据
模式
H
L
L
L
X
H
H
L
X
H
L
X
高Z
高Z
D
OUT
D
IN
待机(我
SB
, I
SB1
)
禁止输出(I
CC
)
阅读(我
CC
)
写(我
CC
)
5/27/05, v. 1.1
半导体联盟
10 P. 2