欢迎访问ic37.com |
会员登录 免费注册
发布采购

AS7C4096A-12JCN 参数 Datasheet PDF下载

AS7C4096A-12JCN图片预览
型号: AS7C4096A-12JCN
PDF下载: 下载PDF文件 查看货源
内容描述: 5.0V 512K ×8 CMOS SRAM [5.0V 512K x 8 CMOS SRAM]
分类和应用: 内存集成电路静态存储器光电二极管
文件页数/大小: 10 页 / 325 K
品牌: ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
 浏览型号AS7C4096A-12JCN的Datasheet PDF文件第2页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第3页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第4页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第5页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第7页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第8页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第9页浏览型号AS7C4096A-12JCN的Datasheet PDF文件第10页  
AS7C4096A
®
写波形2 ( CE控制)
9
t
WC
t
AW
地址
t
AS
CE
WE
D
IN
t
WP
t
DW
数据有效
t
DH
t
CW
t
WR
t
AH
AC测试条件
-
-
-
-
输出负载:见图B.
输入脉冲电平: GND到V
CC
- 0.5V 。参见图A和B.
输入上升和下降时间: 2纳秒。如图A所示。
输入和输出的定时参考水平: 1.5V 。
D
OUT
255Ω
+5.0V
480Ω
C
10
戴维南等效:
168Ω
D
OUT
+1.728V
V
CC
- 0.5V
GND
90%
10%
90%
10%
2纳秒
图A :输入脉冲
GND
图B : 5.0V输出负载
笔记
1
2
3
4
5
6
7
8
9
10
在V
CC
电时,一个上拉电阻到V
CC
在CE上是为了满足我
SB
特定连接的阳离子。
对于测试环境,请见
AC测试条件。
t
CLZ
和T
CHZ
用C指定
L
= 5pF的,如图B.转变是从稳态电压测量± 500 mV的。
此参数是保证,但未经测试。
WE为高的读周期。
CE和OE是低电平的读周期。
地址有效之前或与CE过渡低相一致。
所有的读周期的时序被从最后一个有效地址到第一过渡地址引用。
所有的写周期的时序被从最后一个有效地址到第一过渡地址引用。
C = 30pF的,除了在高Z和低Z参数,其中C = 5pF的。
5/27/05, v. 1.1
半导体联盟
10第6页