2.旋风架构
C51002-1.5
实用
描述
CYCLONE
®
器件包含一个两维行和列的基于
架构来实现自定义的逻辑。列和行互连
对不同的速度提供LAB和之间的信号互连
嵌入式存储器模块。
逻辑阵列由LAB中的，用10个LE在每个LAB 。一个LE是
逻辑的小单位提供高效的实现用户的逻辑
功能。的LAB被分成加在器件行和列。
Cyclone器件介于2910至20060个LE 。
M4K RAM块是用4K比特的真双端口存储器块
加内存奇偶校验（ 4,608位） 。这些模块提供专用真
双端口，简单双端口或单端口存储器多达36位宽的
高达250兆赫。这些块被分成加在器件列
在某些LAB之间。 Cyclone器件提供60至288千位之间
嵌入式RAM 。
每个Cyclone器件的I / O引脚由I / O单元（IOE ）位于喂养
围绕装置的外周端部的LAB行和列。 I / O
引脚支持各种单端和差分I / O标准，如
在66-和33 - MHz的64位和32位PCI标准的LVDS I / O
标准以高达640 Mbps的。每个IOE包含一个双向I / O缓冲器
和用于登记的输入，输出和三个寄存器的输出使能
信号。两用DQS ， DQ和DM引脚以及延迟链
（用于相位对齐DDR信号）提供接口支持
在外部存储设备，如DDR SDRAM和FCRAM器件
高达133兆赫（ 266 Mbps）的。
Cyclone器件提供了一个全局时钟网络和最多两个PLL 。该
全局时钟网络由八个全局时钟线驱动
在整个设备中。全局时钟网络可以提供
时钟为设备内的所有资源，如IOEs ， LE和存储器
块。全局时钟线，也可用于控制信号。气旋
锁相环提供通用的时钟乘法和时钟
相移以及高速差分I外部输出/ O
支持。
图2-1
示出了旋风EP1C12器件的示意图。
Altera公司。
2007年1月
2–1
初步
ALTERA [ ALTERA CORPORATION ]
