逻辑阵列模块
逻辑阵列
块
每个LAB由10个LE , LE进位链, LAB控制信号,当地
互连,查找表( LUT )链和寄存器链连接
线。局部互连在同一传送的LE之间的信号
LAB 。 LUT链连接的一个LE的LUT输出传送到
相邻LE为同一LAB内快速连续LUT连接。
寄存器链连接的一个LE的寄存器的输出传送到
在LAB内的相邻LE的寄存器。在Quartus
®
II编译器的地方
在实验室或相邻的LAB内的逻辑关联,允许使用
地方, LUT链和寄存器链连接的性能和面积
EF网络效率。
图2-2
详细介绍了旋风LAB 。
图2-2 。旋风LAB结构
行互连
列互连
直接链接
从互联
相邻块
直接链接
从互联
相邻块
直接链接
互连
相邻块
直接链接
互连
相邻块
LAB
本地互连
LAB互连
在LAB局部互连可以在同一个LAB中的LE驱动。劳顾会
本地互连是由行和列互连和LE驱动
同一LAB中输出。邻近实验室, PLL和M4K RAM
从左侧和右侧的块还可以驱动一个LAB的局部互连
通过直接链路连接。直接链路连接功能
最大限度地减少了使用的行和列的互连,提供了更高的
Altera公司。
2007年1月
2–3
初步