欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP1S40F1508I7ES 参数 Datasheet PDF下载

EP1S40F1508I7ES图片预览
型号: EP1S40F1508I7ES
PDF下载: 下载PDF文件 查看货源
内容描述: Stratix器件系列数据手册 [Stratix Device Family Data Sheet]
分类和应用: 现场可编程门阵列可编程逻辑LTE
文件页数/大小: 290 页 / 3583 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EP1S40F1508I7ES的Datasheet PDF文件第142页浏览型号EP1S40F1508I7ES的Datasheet PDF文件第143页浏览型号EP1S40F1508I7ES的Datasheet PDF文件第144页浏览型号EP1S40F1508I7ES的Datasheet PDF文件第145页浏览型号EP1S40F1508I7ES的Datasheet PDF文件第147页浏览型号EP1S40F1508I7ES的Datasheet PDF文件第148页浏览型号EP1S40F1508I7ES的Datasheet PDF文件第149页浏览型号EP1S40F1508I7ES的Datasheet PDF文件第150页  
I / O结构
可编程的上拉电阻
每个Stratix器件I / O引脚提供一个可选可编程的上拉
在用户模式下的电阻。如果启用此功能为I / O引脚,该
上拉电阻(通常为25kΩ )弱保持输出至V
CCIO
输出引脚的银行的水平。
显示了引脚类型的支持
弱上拉电阻功能。
表2-30 。可编程弱上拉电阻支持
PIN TYPE
I / O引脚
可编程弱上拉电阻
v
v
CLK[15..0]
FCLK
FPLL[7..10]CLK
配置引脚
JTAG管脚
注意
(1)
TDO管脚不支持可编程弱上拉电阻。
v
先进的I / O标准支持
Stratix器件IOEs支持以下的I / O标准:
LVTTL
LVCMOS
1.5 V
1.8 V
2.5 V
3.3 -V PCI
3.3 -V PCI -X 1.0
3.3 V AGP ( 1 × 2 × )
LVDS
LVPECL
3.3 -V PCML
超传输
差分HSTL (输入/输出时钟只)
差分SSTL (输出列时钟引脚只)
GTL / GTL +
1.5 -V HSTL I类和II
2–122
Stratix器件手册,卷1
Altera公司。
2005年7月