JTAG &在系统可编程
调试周期。的逻辑，电路，和在MAX II互连
架构，配置了基于闪存的SRAM配置
元素。这些SRAM单元需要加载配置数据
每次设备通电。加载SRAM数据的处理
被称为配置。片上配置的闪存（ CFM）的
部中存储的SRAM单元的配置数据。在CFM块
存储在一个可重复编程闪存阵列设计的配置模式。
在ISP的MAX II JTAG和ISP的电路方案的设计
模式进入CFM块的非易失性闪存阵列。
在MAX II JTAG和ISP控制器内部产生高
编程的CFM的细胞，允许IN-所需的编程电压
与任何推荐工作的外部的系统编程
电源电压（即， 3.3 V / 2.5 V或1.8 V的带的MAX II器件
“G”订货代码） 。 ISP可以随时V后进行
CCINT
所有
V
CCIO
银行已经全面供电，设备已完成
配置上电时间。默认情况下，在系统内
编程时，I / O引脚处于三态和弱上拉至V
CCIO
消除板冲突。的上拉电阻值范围为5〜 40 kΩ的。
有在MAX II器件另外两个选项，允许用户控制
I / O状态或行为的ISP中。
f
欲了解更多信息，请参阅
和
这些器件还提供了一个
ISP_Done
位，提供安全运行
当在系统编程中断。这
ISP_Done
位，
在最后一位编程，可以防止所有的I / O引脚驱动直到
位进行编程。
IEEE 1532的支持
JTAG电路和ISP指令MAX II器件设置为兼容
到IEEE 1532年至2002年的编程规范。这提供
行业标准的硬件和软件在系统编程
在多个供应商的可编程逻辑器件（PLD）中的一个JTAG
链。
在MAX II 1532 BSDL文件将被公布在Altera网站时
可用。
Altera公司。
2004年6月
Core版本A.B.C变量
3–5
MAX II器件手册，卷1
ALTERA [ ALTERA CORPORATION ]
