在系统可编程
UFM编程
Quartus II软件，配合使用POF ，果酱，或JBC文件，支持的
每个用户的闪存编程（ UFM ）块界
独立于存储在CFM块的逻辑阵列设计图案。
这使得在更新或读通过ISP UFM内容，而不
改变电流逻辑阵列设计，反之亦然。默认情况下，这些
编程文件和方法将两种编程整个flash
存储器的内容，其中包括CFM块和UFM内容。该
独立的嵌入式果酱STAPL播放器和Jam字节代码播放器
为编程或读取整个flash动作命令
内存（ UFM和CFM在一起）或各自独立。
f
欲了解更多信息，请参见章
通过使用果酱STAPL进行ISP
嵌入式处理器。
在系统编程钳
默认情况下， IEEE 1532指令用于自动进入ISP
三态，所有的I / O引脚弱上拉电阻的时间
ISP序列。然而，一些系统可能需要对某些引脚
MAX II器件到内场中维持特定的直流逻辑电平
更新。对于这些系统，一个可选的在系统编程夹
在MAX II电路教学过程中存在的控制I / O行为
ISP序列。该系统内编程钳指令使
设备采样和保持价值的输出引脚（输入引脚
将保持三态如果采样）或显式地设置为逻辑高电平，逻辑
任何引脚为低电平，或三态值。设置这些选项被控制在一个
使用Quartus II软件个别引脚上。
实时ISP
对于需要多于的I / O引脚的DC逻辑电平的控制系统，该
实时ISP功能允许您用一个新的更新CFM块
而目前整个设计延续了经营形象设计
SRAM逻辑阵列和I / O引脚。一种新的编程文件被更新成
MAX II器件不停止原设计的操作，节省了
停机时间成本，为远程或现场升级。更新CFM块
配置了全新的设计后，进入下一个电源周期的SRAM 。这是
也可以执行对SRAM的直接配置而不
电源循环利用ISP命令的特定序列。该
SRAM的无动力循环配置需要特定量
时间（t
CONFIG
） 。在这段时间中， I / O引脚处于三态与弱
被拉至V
CCIO
.
3–8
MAX II器件手册，卷1
Core版本A.B.C变量
Altera公司。
2004年6月
ALTERA [ ALTERA CORPORATION ]
