4–4
第4章:热插拔和上电复位MAX II器件
MAX II器件热插拔功能的实现
图4-2 。
MAX II器件的I / O缓冲器的晶体管级图
VPAD
IOE信号或
VCCIO或VPAD较大
VCCIO
较大
VCCIO或VPAD
确保3.3 V
宽容和
热插拔
保护
IOE信号
n+
n+
p+
p+
N - 井
n+
P - 好
P - 底物
在I / O引脚的CMOS输出驱动器提供固有的静电放电
( ESD)保护。有两种情况需要考虑的ESD电压罢工:正
ZAP电压和负电压ZAP 。
当一个正电压存在发生在一个I / O引脚的正ESD电压ZAP
由于静电电荷的事件。这可能会导致在N + (漏) / P-基板的结
N沟道漏分解和N + (漏) / P衬底/ N + (来源)
内在的双极型晶体管导通放电ESD电流从I / O引脚GND 。
虚线(见
显示了在一个ESD电流放电路径
正ESD ZAP 。
图4-3 。
ESD保护在正电压扎普
I / O
来源
PMOS
门
N+
D
漏
I / O
漏
p衬底
G
NMOS
门
N+
S
来源
GND
GND